一種防止因vr的上mos擊穿燒毀cpu的設(shè)計方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及服務(wù)器DC電源設(shè)計領(lǐng)域，尤其涉及一種防止因VR的上MOS擊穿燒毀CPU的設(shè)計方法。
【背景技術(shù)】
[0002]在現(xiàn)在的服務(wù)器主板供電系統(tǒng)中，CPU供電部分的VR (電壓調(diào)整:VoltageRegulator)設(shè)計是重中之重。而無論是數(shù)字電源和模擬電源都無法避免的一個問題就是:在一組多相供電的VR線路中，一旦VR的其中一相的上MOS燒毀，主板的上的12V電壓就會在瞬間通過電感直接連接到CPU，造成CPU因電壓過高被燒毀。目前傳統(tǒng)的服務(wù)器在產(chǎn)線測試和實際應(yīng)用中，由于產(chǎn)線制程不良或者使用時間過久，造成VR的上MOS被擊穿而燒毀CPU，從而造成二次損失，而且服務(wù)器CPU的價格昂貴。這給企業(yè)帶來了極大的成本。

【發(fā)明內(nèi)容】

[0003]為了解決以上的問題，本文提出一種防止因VR的上MOS擊穿燒毀CPU的設(shè)計方法。
[0004]本發(fā)明主要思想是:通過偵測VR輸入電容兩端的電壓來判斷VR的上MOS是否被擊穿，當(dāng)輸入電容兩端的電壓低于設(shè)定的電壓值，則相應(yīng)的線路會立即觸發(fā)12V對地導(dǎo)通；同時，系統(tǒng)的12V觸發(fā)短路保護，切斷系統(tǒng)供電，從而實現(xiàn)對CPU的保護，防止CPU因電壓過高被燒毀。
[0005]本發(fā)明所采用的技術(shù)方案如下:
在輸入電容端并聯(lián)一個PM0S，通過輸入電容兩端的電壓值偵測，來判定是否VR的上MOS是否發(fā)生擊穿，一但上MOS發(fā)生擊穿，立即把P12V拉低，并觸發(fā)輸入電壓的短路保護，從而實現(xiàn)整個系統(tǒng)掉電，保護CPU不會被燒壞。
[0006]改進前的VR的線路:如果VR的上MOS被擊穿，則P12V_CPU0就會通過上MOS直接和PV_VCCP_CPU0相連接，而PV_VCCP_CPU0是CPU的供電電源，所以一旦上MOS被擊穿，就相當(dāng)于CPU直接連接到12V上，造成MOS燒毀；
本發(fā)明通過在輸入電容的兩端增加一個PMOS實現(xiàn)；這樣，當(dāng)VR的上MOS發(fā)生擊穿時，輸入電容兩端的電壓就會降低，一旦降低的電壓值小于3.3V(如果把G極電壓設(shè)置的更高，則觸發(fā)的就會更早)，PMOS的VGS小于0，PMOS就會打開，P12V_CPU0就會與GND直接相連，電壓為零。這時候AC電源就會認(rèn)為P12V_CPU0對地短路，觸發(fā)短路保護，關(guān)閉電源，從而避免CPU被燒毀。
【附圖說明】
[0007]圖1為改進前的VR的線路的連接方式示意圖。
[0008]圖2為本發(fā)明的VR的線路的連接方式示意圖。
【具體實施方式】
[0009]下面參照附圖1、2，通過【具體實施方式】，對本發(fā)明進一步說明:
如圖1所示是改進前的VR原理示意圖:可以看到，如果VR的上MOS被擊穿，則P12V_CPUO就會通過上MOS直接和PV_VCCP_CPU0相連接，而PV_VCCP_CPU0是CPU的供電電源，所以一旦上MOS被擊穿，就相當(dāng)于CPU直接連接到12V上，造成MOS燒毀；
如圖2所示是改進后的設(shè)計方法(即本文所提出的)，通過在輸入電容的兩端增加一個PMOS實現(xiàn)；這樣，當(dāng)VR的上MOS發(fā)生擊穿時，輸入電容兩端的電壓就會降低，一旦降低的電壓值小于3.3V (如果把G極電壓設(shè)置的更高，則觸發(fā)的就會更早)，PMOS的VGS小于0，PM0S就會打開，P12V_CPU0就會與GND直接相連，電壓為零。這時候AC電源就會認(rèn)為P12V_CPU0對地短路，觸發(fā)短路保護，關(guān)閉電源，從而避免CPU被燒毀。
[0010]I)、根據(jù)VR設(shè)計的原理計算出:VR供電輸入端的12V在VR正常工作時，輸入電容兩端的的電壓的波動范圍，確定最小電壓，一般大于1V ；
2)、結(jié)合VR的輸出電壓值(一般小于2V)，參考步驟I的理論最小值，在二者之間去一個合理的電平取值，一般建議取3.3V ；
3)、在輸入電容端并聯(lián)一個PMOS，PMOS的G極連接3.3V電壓，S極連接輸入電容的正極，D極連接地。
[0011]通過以上實施步驟，即可完成防止CPU燒壞的保護線路的設(shè)計。
【主權(quán)項】
1.一種防止因VR的上MOS擊穿燒毀CPU的設(shè)計方法，其特征在于， 在輸入電容端并聯(lián)一個PM0S，通過偵測VR輸入電容兩端的電壓來判斷VR的上MOS是否被擊穿；一但上MOS發(fā)生擊穿，立即把P12V拉低，并觸發(fā)輸入電壓的短路保護，從而實現(xiàn)整個系統(tǒng)掉電，保護CPU不會被燒壞。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，當(dāng)輸入電容兩端的電壓低于設(shè)定的電壓值，則立即觸發(fā)12V的電壓對地導(dǎo)通，系統(tǒng)的12V觸發(fā)短路保護，切斷系統(tǒng)供電鏈路。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，PMOS的G極連接3.3V電壓，S極連接輸入電容的正極，D極連接地。
【專利摘要】本發(fā)明提供一種防止因VR的上MOS擊穿燒毀CPU的設(shè)計方法，涉及服務(wù)器DC電源設(shè)計領(lǐng)域，在輸入電容的兩端增加一個PMOS，通過偵測VR輸入電容兩端的電壓來判斷VR的上MOS是否被擊穿；一但上MOS發(fā)生擊穿，立即把P12V拉低，并觸發(fā)輸入電壓的短路保護，從而實現(xiàn)整個系統(tǒng)掉電，保護CPU不會被燒壞。
【IPC分類】H02H3-24, G06F1-28
【公開號】CN104571450
【申請?zhí)枴緾N201510066183
【發(fā)明人】吳福寬, 武寧
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司
【公開日】2015年4月29日
【申請日】2015年2月9日