一種先進先出緩存器及其讀寫數(shù)據(jù)的方法
【專利摘要】本發(fā)明公開了一種先進先出緩存器，包括：寄存器堆，用于存儲寫入的數(shù)據(jù)，當先進先出緩存器處于滿狀態(tài)時，繼續(xù)向先進先出緩存器里寫入新的數(shù)據(jù)，新的數(shù)據(jù)寫入存儲前一次寫入的數(shù)據(jù)的寄存器，前一次寫入的數(shù)據(jù)自動被后一次寫入的新的數(shù)據(jù)覆蓋掉的同時寫入再前一次寫入的數(shù)據(jù)的寄存器，存儲前一次寫入的數(shù)據(jù)的寄存器繼續(xù)存儲后一次寫入的新的數(shù)據(jù)，以此類推，最先寫入的數(shù)據(jù)則被后一次寫入的數(shù)據(jù)覆蓋掉；寫操作控制模塊，用于控制寫操作地址以及當先進先出緩存器處于滿狀態(tài)生成滿標志信號；讀操作控制模塊，用于控制讀操作地址以及當先進先出緩存器處于空狀態(tài)生成空標志信號。本發(fā)明減少了CPU操作先進先出緩存器的負擔，提高了CPU的效率。
【專利說明】一種先進先出緩存器及其讀寫數(shù)據(jù)的方法
【技術領域】
[0001]本發(fā)明涉及計算機領域，尤其涉及一種先進先出緩存器及其讀寫數(shù)據(jù)的方法。
【背景技術】
[0002]當數(shù)據(jù)在具有不同傳輸能力的設備之間進行傳輸時，數(shù)據(jù)緩存器用來暫存這些數(shù)據(jù)。例如，電話線、計算機和串口、計算機的數(shù)據(jù)總線等，其傳輸速度均不相同，緩存器在每種部件之間平衡數(shù)據(jù)流，而允許它們以合適的速率傳輸數(shù)據(jù)。
[0003]數(shù)據(jù)緩存器可以分為輸入緩存器和輸出緩存器兩種。輸入緩存器的作用是將外設送來的數(shù)據(jù)暫時存放，以便處理器將它取走；輸出緩存器的作用是用來暫時存放處理器送往外設的數(shù)據(jù)。有了數(shù)據(jù)緩存器，就可以使高速工作的CPU與慢速工作的外設起協(xié)調(diào)和緩存作用，實現(xiàn)數(shù)據(jù)傳送的同步。
[0004]先進先出數(shù)據(jù)緩存器與普通存儲器的區(qū)別是沒有外部讀寫地址線，這樣使用起來非常簡單，但缺點就是只能順序寫入數(shù)據(jù)，順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址由內(nèi)部讀寫指針自動加I完成，不能像普通存儲器那樣可以由地址線決定讀取或寫入某個指定的地址。
[0005]在系統(tǒng)設計中，先進先出數(shù)據(jù)緩存器被廣泛使用以增加數(shù)據(jù)傳輸率、處理大量數(shù)據(jù)流、匹配具有不同傳輸率的系統(tǒng)，從而提高了系統(tǒng)性能。先進先出數(shù)據(jù)緩存器一般用于不同時鐘域之間的數(shù)據(jù)傳輸，同時也可以作為不同寬度數(shù)據(jù)之間的接口。在嵌入式系統(tǒng)中，很多部件都使用了先進先出緩存器，像UART (Universal Asynchronous Receiver/Transmitter,通用異步收發(fā)傳輸器)，SPI (Serial Peripheral Interface,同步串行外設接口）等。
[0006]現(xiàn)有的先進先出緩存器當處于滿狀態(tài)時，就不能繼續(xù)往里面寫入新的數(shù)據(jù)；如果想要繼續(xù)往里面寫入新的數(shù)據(jù)，就必須先進行讀操作使先進先出緩存器不處于滿狀態(tài)，而讀出的數(shù)據(jù)有時是沒有實際用途的，讀操作只是為了使先進先出緩存器騰出存儲空間來存儲新的數(shù)據(jù)。
[0007]如圖3所示：在雙向通信中，當CPU想讀取外設中的數(shù)據(jù)時，一般CPU首先會發(fā)送讀數(shù)據(jù)命令通知外設，然后再進行讀數(shù)據(jù)操作。當CPU發(fā)送讀數(shù)據(jù)命令通知外設時，CPU將讀數(shù)據(jù)命令寫入到輸出先進先出緩存器中，然后通過傳輸模塊輸出給外設，同時，傳輸模塊接收輸入的數(shù)據(jù)然后寫入到輸入先進先出緩存器，不過這些數(shù)據(jù)并不是外設發(fā)送給CPU的有用數(shù)據(jù)，CPU也不關心這些數(shù)據(jù)。但是接下來當CPU對外設進行讀數(shù)據(jù)操作時，外設傳輸?shù)挠行?shù)據(jù)須要存儲到輸入先進先出緩存器中，所以輸入先進先出緩存器中之前接收到的沒有實際用途的數(shù)據(jù)必須及時被讀走，否則當輸入先進先出緩存器存滿數(shù)據(jù)后，后面外設輸出的有用數(shù)據(jù)不能存儲到輸入先進先出緩存器里面，造成有用數(shù)據(jù)的丟失。
[0008]這樣，當CPU對外設進行大量讀數(shù)據(jù)操作時，往往會首先發(fā)送讀數(shù)據(jù)命令通知外設，然后再進行讀數(shù)據(jù)操作。為了避免在讀數(shù)據(jù)操作時外設發(fā)送給CPU的有用數(shù)據(jù)不能寫入到輸入先進先出緩存器中，CPU需要在發(fā)送讀數(shù)據(jù)命令通知外設后及時將輸入先進先出緩存器里面寫入的沒有實際用途的數(shù)據(jù)讀走。[0009]這樣，每次CPU發(fā)送讀數(shù)據(jù)命令通知外設后，都需要將輸入先進先出緩存器里面沒有實際用途的數(shù)據(jù)讀走。這些讀輸入先進先出緩存器操作將占用CPU更多的操作時間，增加了 CPU的負擔，降低了 CPU的效率。
[0010]目前的先進先出緩存器的工作原理如圖4所示：先進先出緩存器復位后，寫操作地址和讀操作地址都為0，先進先出緩存器處于空狀態(tài)，此時不能對先進先出緩存器進行讀操作，只能進行寫操作；當不處于滿狀態(tài)時，每寫一個數(shù)據(jù)，寫操作地址自動加I ;當不處于空狀態(tài)時，每讀取一個數(shù)據(jù)，讀操作地址自動加I;當寫操作地址和讀操作地址相等時，如果是寫操作引起的，則先進先出緩存器處于滿狀態(tài)，相反，如果是讀操作引起的，則先進先出緩存器處于空狀態(tài)。
[0011]當先進先出緩存器不處于滿狀態(tài)時，寫入的數(shù)據(jù)將存儲到由寫操作地址選擇的存儲單元中；而當先進先出緩存器處于滿狀態(tài)時，此時不允許往先進先出緩存器寫入新的數(shù)據(jù)，只允許從先進先出緩存器讀取數(shù)據(jù)，如果想繼續(xù)往先進先出緩存器寫入新的數(shù)據(jù)，則必須首先對先進先出緩存器進行讀操作使其不處于滿狀態(tài)，這樣先進先出緩存器就會有新的存儲空間來存儲數(shù)據(jù)。當先進先出緩存器不處于空狀態(tài)時，讀取的數(shù)據(jù)則由讀操作地址選擇的寄存器輸出。

【發(fā)明內(nèi)容】

[0012]針對現(xiàn)有的先進先出緩存器當處于滿狀態(tài)時，就不能繼續(xù)向先進先出緩存器里寫入新的數(shù)據(jù)的問題，本發(fā)明實施例提供一種先進先出緩存器讀寫數(shù)據(jù)的方法，當先進先出緩存器處于滿狀態(tài)時，可繼續(xù)往里面寫入新的數(shù)據(jù)，其中之前寫入的數(shù)據(jù)會自動被其之后寫入的數(shù)據(jù)覆蓋，從而提高了 CPU的效率。
[0013]為達到上述目的，本發(fā)明解決其技術問題所采用的技術方案是，提供一種先進先出緩存器，包括：
[0014]寄存器堆，用于存儲寫入的數(shù)據(jù)，當所述先進先出緩存器處于滿狀態(tài)時，繼續(xù)向所述先進先出緩存器里寫入新的數(shù)據(jù)，所述新的數(shù)據(jù)寫入存儲前一次寫入的數(shù)據(jù)的寄存器，所述前一次寫入的數(shù)據(jù)自動被后一次寫入的所述新的數(shù)據(jù)覆蓋掉的同時寫入再前一次寫入的數(shù)據(jù)的寄存器，所述存儲所述前一次寫入的數(shù)據(jù)的寄存器繼續(xù)存儲后一次寫入的所述新的數(shù)據(jù)，以此類推，最先寫入的數(shù)據(jù)則被后一次寫入的數(shù)據(jù)覆蓋掉；
[0015]寫操作控制模塊，用于控制寫操作地址，以及，當所述先進先出緩存器處于滿狀態(tài)生成滿標志信號；
[0016]讀操作控制模塊，用于控制讀操作地址，以及，當所述先進先出緩存器處于空狀態(tài)生成空標志信號。
[0017]具體的，當所述先進先出緩存器不處于滿狀態(tài)時，向所述先進先出緩存器里每寫入一個數(shù)據(jù)，所述寫操作控制模塊令寫操作地址加1，寫入的所述數(shù)據(jù)存儲到由所述寫操作地址選擇的寄存器中。
[0018]具體的，當所述先進先出緩存器不處于空狀態(tài)時，向所述先進先出緩存器里每讀取一個數(shù)據(jù)，所述讀操作控制模塊令讀操作地址加1，讀取的所述數(shù)據(jù)由所述讀操作地址選擇的寄存器輸出。
[0019]本發(fā)明的另一目的在于提供一種先進先出緩存器讀寫數(shù)據(jù)的方法，包括以下步驟：
[0020]當所述先進先出緩存器處于滿狀態(tài)時，繼續(xù)向所述先進先出緩存器里寫入新的數(shù)據(jù)，所述新的數(shù)據(jù)寫入存儲前一次寫入的數(shù)據(jù)的寄存器，所述前一次寫入的數(shù)據(jù)被后一次寫入的所述新的數(shù)據(jù)覆蓋的同時，寫入再前一次寫入的數(shù)據(jù)的寄存器，所述存儲所述前一次寫入的數(shù)據(jù)的寄存器繼續(xù)存儲后一次寫入的所述新的數(shù)據(jù)，以此類推，最先寫入的數(shù)據(jù)則被后一次寫入的數(shù)據(jù)覆蓋掉。
[0021]具體的，當所述先進先出緩存器處于空狀態(tài)時，只進行寫操作，不進行讀操作。
[0022]具體的，當所述寫操作地址和所述讀操作地址相等時，如果是寫操作引起的，則所述先進先出緩存器處于滿狀態(tài)，如果是讀操作引起的，則所述先進先出緩存器處于空狀態(tài)。
[0023]具體的，當所述先進先出緩存器不處于滿狀態(tài)時，向所述先進先出緩存器里每寫入一個數(shù)據(jù)，所述寫操作地址加1，寫入的所述數(shù)據(jù)存儲到由所述寫操作地址選擇的寄存器中。
[0024]具體的，當所述先進先出緩存器不處于空狀態(tài)時，向所述先進先出緩存器里每讀取一個數(shù)據(jù)，讀操作地址加1，讀取的所述數(shù)據(jù)由所述讀操作地址選擇的寄存器輸出。
[0025]具體的，所述先進先出緩存器復位后處于空狀態(tài)。
[0026]具體的，讀寫操作時鐘為同步時鐘或者異步時鐘。
[0027]與現(xiàn)有的先進先出緩存器及其讀寫數(shù)據(jù)的方法相比，本發(fā)明實施例具有如下優(yōu)點：當CPU對外設進行大量數(shù)據(jù)讀操作時，在CPU發(fā)送讀數(shù)據(jù)命令通知外設后，不需要將輸入先進先出緩存器里面沒有實際用途的數(shù)據(jù)讀走；接下來讀操作接收到的數(shù)據(jù)如果存滿了輸入先進先出緩存器，會自動依次覆蓋掉之前在發(fā)送讀數(shù)據(jù)命令時接收到的沒有實際用途的數(shù)據(jù)，減少了 CPU操作先進先出緩存器的負擔，提高了 CPU的效率。
【專利附圖】

【附圖說明】
[0028]圖I是本發(fā)明實施例提供的一種先進先出緩存器的整體結構圖；
[0029]圖2是本發(fā)明實施例提供的一種先進先出緩存器讀寫數(shù)據(jù)的方法原理圖；
[0030]圖3是本發(fā)明【背景技術】提供的先進先出緩存器在雙向通信工作中場景圖；
[0031]圖4是本發(fā)明【背景技術】提供的現(xiàn)有的先進先出緩存器工作原理圖。
【具體實施方式】
[0032]為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的僅是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0033]本發(fā)明實施例的目的之一，在于提供一種先進先出緩存器，如圖I所示，包括：
[0034]寄存器堆，用于存儲寫入的數(shù)據(jù)，當所述先進先出緩存器處于滿狀態(tài)時，繼續(xù)向所述先進先出緩存器里寫入新的數(shù)據(jù)寫入存儲前一次寫入的數(shù)據(jù)的寄存器，所述前一次寫入的數(shù)據(jù)自動被后一次寫入的所述新的數(shù)據(jù)覆蓋掉的同時寫入再前一次寫入的數(shù)據(jù)的寄存器，所述存儲所述前一次寫入的數(shù)據(jù)的寄存器繼續(xù)存儲后一次寫入的所述新的數(shù)據(jù)，以此類推，最先寫入的數(shù)據(jù)則會被后一次寫入的數(shù)據(jù)覆蓋掉。[0035]寫操作控制模塊，用于控制寫操作地址，以及，當所述先進先出緩存器處于滿狀態(tài)生成滿標志信號。
[0036]具體的，當所述先進先出緩存器不處于滿狀態(tài)時，向所述先進先出緩存器里每寫入一個數(shù)據(jù)，所述寫操作控制模塊令寫操作地址加1，寫入的所述數(shù)據(jù)存儲到由所述寫操作地址選擇的寄存器中。
[0037]讀操作控制模塊，用于控制讀操作地址，以及，當所述先進先出緩存器處于空狀態(tài)生成空標志信號。
[0038]具體的，當所述先進先出緩存器不處于空狀態(tài)時，向所述先進先出緩存器里每讀取一個數(shù)據(jù)，所述讀操作控制模塊令讀操作地址加1，讀取的所述數(shù)據(jù)由所述讀操作地址選擇的寄存器輸出。
[0039]滿標志信號和空標志信號都是用來表明先進先出緩存器的狀態(tài)，現(xiàn)有技術下，當先進先出緩存器滿時，CPU就不能對其進行寫操作，而當先進先出緩存器空時，CPU就不能對其進行讀操作；本發(fā)明實施例的新型先進先出緩存器，當先進先出緩存器滿時，CPU仍然可以對其進行寫操作，而當先進先出緩存器空時，CPU不能對其進行讀操作。
[0040]生成的滿標志信號和空標志信號，可以保存在包含圖3所示的傳輸模塊的外設的狀態(tài)寄存器中，CPU通過查詢狀態(tài)寄存器，對外設中的先進先出緩存器進行相應的操作。
[0041]具體的，信號描述如下：
[0042]rstn :復位輸入信號；
[0043]wr_clk :寫操作時鐘輸入信號；
[0044]wr_en :寫操作時能輸入信號；
[0045]wr_addr :寫操作地址輸入信號；
[0046]wr_data :寫操作數(shù)據(jù)輸入信號；
[0047]full :滿標志輸出信號；
[0048]rd_clk :讀操作時鐘輸入信號；
[0049]rd_en :讀操作時能輸入信號；
[0050]Rd_addr :讀操作地址輸入信號；
[0051]rd_data :讀操作數(shù)據(jù)輸出信號；
[0052]empty :空標志輸出信號。
[0053]本發(fā)明實施例的另一目的是提供一種先進先出緩存器讀寫數(shù)據(jù)的方法，用于當先進先出緩存器處于滿狀態(tài)時，可繼續(xù)往里面寫入新的數(shù)據(jù)，從而提高CPU的效率。為達到上述目的，所述的先進先出緩存器讀寫數(shù)據(jù)的方法，如圖2所示，包括以下步驟：
[0054]當所述先進先出緩存器處于滿狀態(tài)時，繼續(xù)向所述先進先出緩存器里寫入新的數(shù)據(jù)，所述新的數(shù)據(jù)寫入存儲前一次寫入的數(shù)據(jù)的寄存器，所述前一次寫入的數(shù)據(jù)被后一次寫入的所述新的數(shù)據(jù)覆蓋的同時寫入再前一次寫入的數(shù)據(jù)的寄存器，所述存儲所述前一次寫入的數(shù)據(jù)的寄存器繼續(xù)存儲后一次寫入的所述新的數(shù)據(jù)，以此類推，最先寫入的數(shù)據(jù)則會被后一次寫入的數(shù)據(jù)覆蓋掉。
[0055]具體的，例如數(shù)據(jù)I寫入之前存儲數(shù)據(jù)O的寄存器，數(shù)據(jù)O被數(shù)據(jù)I覆蓋掉，數(shù)據(jù)2寫入之前存儲數(shù)據(jù)I的寄存器，以此類推，數(shù)據(jù)N寫入之前存儲數(shù)據(jù)N-I的寄存器，而之前存儲數(shù)據(jù)的N的寄存器可以繼續(xù)存儲新寫入的數(shù)據(jù)N+1。[0056]具體的，由于上面的覆蓋操作是同時完成的，所以先進先出緩存器里面的存儲單元只能用寄存器堆實現(xiàn)，不能用SRAM (Static RAM，靜態(tài)隨機存儲器)實現(xiàn)，因為SRAM同時只能對某一個存儲空間進行寫操作。
[0057]具體的，先進先出緩存器復位后，寫操作地址和讀操作地址都為0，所述先進先出緩存器復位后處于空狀態(tài)，此時，只允許進行寫操作，不允許進行讀操作。
[0058]具體的，當所述先進先出緩存器不處于滿狀態(tài)時，向所述先進先出緩存器里每寫入一個數(shù)據(jù)，寫操作地址自動加1，寫入的所述數(shù)據(jù)將存儲到由寫操作地址選擇的寄存器中。
[0059]具體的，當所述先進先出緩存器不處于空狀態(tài)時，向所述先進先出緩存器里每讀取一個數(shù)據(jù)，讀操作地址自動加1，讀取的所述數(shù)據(jù)由讀操作地址選擇的寄存器輸出。
[0060]具體的，當所述寫操作地址和所述讀操作地址相等時，如果是寫操作引起的，則所述先進先出緩存器處于滿狀態(tài)，滿標志信號由寫操作控制模塊實現(xiàn)，如果是讀操作引起的，則所述先進先出緩存器處于空狀態(tài)，空標志信號由讀操作控制模塊實現(xiàn)。
[0061]具體的，讀寫操作時鐘可以為同步時鐘也可以為異步時鐘。
[0062]本發(fā)明實施例具有如下優(yōu)點：當CPU對外設進行大量數(shù)據(jù)讀操作時，在CPU發(fā)送讀數(shù)據(jù)命令通知外設后，不需要將輸入先進先出緩存器里面沒有實際用途的數(shù)據(jù)讀走；接下來讀操作接收到的數(shù)據(jù)如果存滿了輸入先進先出緩存器，會自動依次覆蓋掉之前在發(fā)送讀數(shù)據(jù)命令時接收到的沒有實際用途的數(shù)據(jù)，減少了 CPU操作先進先出緩存器的負擔，提高了 CPU的效率。
[0063]通過以上實施例，本領域技術人員可以理解實施例中的系統(tǒng)中的模塊可以按照實施例描述分布于實施例的系統(tǒng)中，也可以進行相應變化位于不同于本實施例的一個或多個系統(tǒng)中。上述實施例的模塊可以合并為一個模塊，也可以進一步拆分成多個子模塊。
[0064]通過以上的實施方式的描述，本領域的技術人員可以清楚地了解到本發(fā)明可借助軟件加必需的通用硬件平臺的方式來實現(xiàn)，當然也可以通過硬件，但很多情況下前者是更佳的實施方式。基于這樣的理解，本發(fā)明的技術方案本質(zhì)上或者說對現(xiàn)有技術做出貢獻的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺終端設備(可以是手機，個人計算機，服務器，或者網(wǎng)絡設備等）執(zhí)行本發(fā)明各個實施例所述的方法。
[0065]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視本發(fā)明的保護范圍。
【權利要求】
1.一種先進先出緩存器，其特征在于，包括以下部分： 寄存器堆，用于存儲寫入的數(shù)據(jù)，當所述先進先出緩存器處于滿狀態(tài)時，繼續(xù)向所述先進先出緩存器里寫入新的數(shù)據(jù)，所述新的數(shù)據(jù)寫入存儲前一次寫入的數(shù)據(jù)的寄存器，所述前一次寫入的數(shù)據(jù)自動被后一次寫入的所述新的數(shù)據(jù)覆蓋掉的同時寫入再前一次寫入的數(shù)據(jù)的寄存器，所述存儲所述前一次寫入的數(shù)據(jù)的寄存器繼續(xù)存儲后一次寫入的所述新的數(shù)據(jù)，最先寫入的數(shù)據(jù)則被后一次寫入的數(shù)據(jù)覆蓋掉； 寫操作控制模塊，用于控制寫操作地址，以及，當所述先進先出緩存器處于滿狀態(tài)生成滿標志信號； 讀操作控制模塊，用于控制讀操作地址，以及，當所述先進先出緩存器處于空狀態(tài)生成空標志信號。
2.如權利要求I所述的先進先出緩存器，其特征在于，當所述先進先出緩存器不處于滿狀態(tài)時，向所述先進先出緩存器里每寫入一個數(shù)據(jù)，所述寫操作控制模塊令寫操作地址加1，寫入的所述數(shù)據(jù)存儲到由所述寫操作地址選擇的寄存器中。
3.如權利要求I所述的先進先出緩存器，其特征在于，當所述先進先出緩存器不處于空狀態(tài)時，向所述先進先出緩存器里每讀取一個數(shù)據(jù)，所述讀操作控制模塊令讀操作地址加1，讀取的所述數(shù)據(jù)由所述讀操作地址選擇的寄存器輸出。
4.一種先進先出緩存器讀寫數(shù)據(jù)的方法，其特征在于：當所述先進先出緩存器處于滿狀態(tài)時，繼續(xù)向所述先進先出緩存器里寫入新的數(shù)據(jù)，所述新的數(shù)據(jù)寫入存儲前一次寫入的數(shù)據(jù)的寄存器，所述前一次寫入的數(shù)據(jù)被后一次寫入的所述新的數(shù)據(jù)覆蓋的同時寫入再前一次寫入的數(shù)據(jù)的寄存器，所述存儲所述前一次寫入的數(shù)據(jù)的寄存器繼續(xù)存儲后一次寫入的所述新的數(shù)據(jù)，最先寫入的數(shù)據(jù)則被后一次寫入的數(shù)據(jù)覆蓋掉。
5.如權利要求4所述的先進先出緩存器讀寫數(shù)據(jù)的方法，其特征在于，當所述先進先出緩存器處于空狀態(tài)時，只進行寫操作，不進行讀操作。
6.如權利要求4或5所述的先進先出緩存器讀寫數(shù)據(jù)的方法，其特征在于，當所述寫操作地址和所述讀操作地址相等時，如果是寫操作引起的，則所述先進先出緩存器處于滿狀態(tài)，如果是讀操作引起的，則所述先進先出緩存器處于空狀態(tài)。
7.如權利要求4或5所述的先進先出緩存器讀寫數(shù)據(jù)的方法，其特征在于，當所述先進先出緩存器不處于滿狀態(tài)時，向所述先進先出緩存器里每寫入一個數(shù)據(jù)，所述寫操作地址加1，寫入的所述數(shù)據(jù)存儲到由所述寫操作地址選擇的寄存器中。
8.如權利要求4或5所述的先進先出緩存器讀寫數(shù)據(jù)的方法，其特征在于，當所述先進先出緩存器不處于空狀態(tài)時，向所述先進先出緩存器里每讀取一個數(shù)據(jù)，讀操作地址加1，讀取的所述數(shù)據(jù)由所述讀操作地址選擇的寄存器輸出。
9.如權利要求4或5所述的先進先出緩存器讀寫數(shù)據(jù)的方法，其特征在于，所述先進先出緩存器復位后處于空狀態(tài)。
10.如權利4所述的先進先出緩存器讀寫數(shù)據(jù)的方法，其特征在于，讀寫操作時鐘為同步時鐘或者異步時鐘。
【文檔編號】G06F13/38GK103488597SQ201310451428
【公開日】2014年1月1日 申請日期:2013年9月27日 優(yōu)先權日:2013年9月27日
【發(fā)明者】段長江, 樊建平, 聶澤東 申請人:深圳先進技術研究院