專利名稱：帶隙基準源的制作方法
技術(shù)領域：
本發(fā)明涉及一種芯片上的帶隙基準源。
背景技術(shù)：
便攜式電子產(chǎn)品在市場上占有越來越大的份額，對低電壓、低功耗的基準電壓源 的需求量大大增加，也導致帶隙基準的設計要求有了較大的提高。帶隙基準廣泛應用于數(shù) /模轉(zhuǎn)換、模/數(shù)轉(zhuǎn)換、存儲器以及開關電源等數(shù)?；旌想娐分??；鶞试吹姆€(wěn)定性對整個系 統(tǒng)的內(nèi)部電源的產(chǎn)生，輸出電壓的調(diào)整等都具有直接且至關重要的影響?；鶞孰妷罕仨毮?夠克服制造工藝的偏差，系統(tǒng)內(nèi)部電源電壓在工作范圍內(nèi)的變化以及外界溫度的影響。帶 隙基準源是集成電路中一個重要的單元模塊，具有低溫度系數(shù)，低電源電壓以及可與標準 CMOS工藝兼容等優(yōu)點，因而被廣泛使用在諸如A/D、D/A、通信電路、數(shù)據(jù)采集系統(tǒng)和精密傳 感的應用中。隨著系統(tǒng)精度的提高，對基準的溫度、電壓和工藝的穩(wěn)定性的要求也越來越 高。帶隙基準源的溫度穩(wěn)定性以及抗噪聲能力是影響各種應用中精度的關鍵因素，甚至影 響到整個系統(tǒng)的精度和性能。因此，設計一個好的基準電壓源具有十分重要的現(xiàn)實意義。帶隙基準源的工作原理是根據(jù)硅材料的帶隙電壓與電壓和溫度無關的特性，利用 AVbe的正溫度系數(shù)與雙極型晶體管VbE的負溫度系數(shù)相互抵消，實現(xiàn)低溫漂、高精度的基 準電壓。雙極型晶體管提供發(fā)射極偏壓νΒΕ;由兩個晶體管之間的Δ Vbe產(chǎn)生Vt，通過電阻網(wǎng) 絡將Vt放大a倍；最后將兩個電壓相加，即Vkef = VBE+aVT，適當選擇放大倍數(shù)a，使兩個電壓 的溫度漂移相互抵消，從而可以得到在某一溫度下為零溫度系數(shù)的電壓基準。目前多數(shù)帶隙基準源都包含運放電路，且運放的偏置電壓由單獨的偏置電路產(chǎn) 生。為了避免偏置電路中錯誤的穩(wěn)態(tài)，偏置電路需要一個啟動電路。為了提高帶隙基準源 啟動速度，帶隙基準源核心電路也常需要一個啟動加速電路。然而過多的啟動電路除了會 帶來面積和功耗更大的開銷外，還會帶來由于更多的穩(wěn)態(tài)和啟動先后次序?qū)е码娐饭ぷ鳟?常等可靠性問題。這給帶隙基準源設計提高了復雜度和難度，也降低了帶隙基準源工作的 可靠性。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種帶隙基準源，它有更高的可靠性。為解決上述技術(shù)問題，本發(fā)明提供的帶隙基準源，包括運放電路、帶隙基準源的核 心電路和啟動電路，其中運放電路的輸出電壓作為運放電路的偏置電壓連接至運放電路的 偏置電壓端。本發(fā)明的帶隙基準源，采用自偏置運放結(jié)構(gòu)，相比使用另外偏置電路的帶隙基準 源，節(jié)省了芯片面積和功耗。因本發(fā)明中的運放電路采用了自偏置方式，與原來采用偏置電 壓產(chǎn)生電路來提供偏置電壓的方式相比，節(jié)省了用于啟動偏置電壓產(chǎn)生電路的啟動電路。 本發(fā)明中的啟動電路由兩個MOS管和一個電阻構(gòu)成，保證帶隙基準源核心電路和運放電路 能快速建立正確的工作點，不會工作在錯誤的穩(wěn)態(tài)下。與一般采用兩套啟動電路的結(jié)構(gòu)相比，只用一個啟動電路可以降低由于多啟動電路不匹配，先后啟動等導致的風險，提高電路 工作可靠性。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明圖1是本發(fā)明的帶隙基準源的具體實例電路示意圖。
具體實施例方式本發(fā)明的使用自偏置結(jié)構(gòu)運放的帶隙基準源，結(jié)構(gòu)清晰，有利于減小芯片面積和 功耗，有利于提高工作可靠性。下面結(jié)合附圖介紹具體實施方式
。如圖1所示，為一個根據(jù)本發(fā)明實施的自偏置結(jié)構(gòu)運放的帶隙基準源電路。其中 自偏置結(jié)構(gòu)運放的輸入和輸出端與帶隙基準源核心電路連接成反饋形式，運放電路中的運 算放大器的同相輸入端、反向輸入端和輸出端分別與核心電路中的節(jié)點1、節(jié)點2和偏置電 壓輸入端相連接。在電路中，R2a = R2b，PMOS晶體管M1，M2和M3的尺寸全部一樣。運放使 節(jié)點l(netl)和節(jié)點2(net2)的電壓基本相等Vnetl = Vnet2 (1)M1, M2和M3的柵極全部連在運放的輸出端即節(jié)點vbias上，因此，電流鏡的結(jié)構(gòu)使 電流I1,12和I3相等:I1 = I2 = I3 (2)將節(jié)點vbias作為運放的偏置電壓，保證運放中各個MOS管工作在正確的靜態(tài)工 作點。通常三極管的電流電壓關系式為
權(quán)利要求
1.一種帶隙基準源，所述帶隙基準源包括運放電路、帶隙基準源的核心電路和啟動電 路，其特征在于所述運放電路的輸出電壓作為所述運放電路的偏置電壓連接至所述運放 電路的偏置電壓端。
2.如權(quán)利要求1所述的帶隙基準源，其特征在于所述核心電路和所述運放電路構(gòu)成 反饋回路。
3.如權(quán)利要求2所述的帶隙基準源，其特征在于所述運放電路中的運算放大器的同 相輸入端、反向輸入端和輸出端分別與所述核心電路中的節(jié)點1、節(jié)點2和偏置電壓輸入端 相連接。
4.如權(quán)利要求1所述的帶隙基準源，其特征在于所述啟動電路包括第四晶體管(M4)、 第五晶體管(M5)和第四電阻(R4)，其中第四晶體管(M4)的漏極與所述運放電路的輸出端 相連，第四晶體管的柵極與第五晶體管(M5)的漏極相連并連接至第四電阻的一端，所述第 四電阻的另一端接vdd電壓，所述第五晶體管(M5)的柵極與所述核心電路的輸出基準電壓 Vref連接，所述第四晶體管(M4)和第五晶體管(M5)的源極接地。
全文摘要
本發(fā)明公開了一種帶隙基準源，該帶隙基準源包括運放電路、帶隙基準源的核心電路和啟動電路，其中運放電路的輸出電壓作為運放電路的偏置電壓連接至運放電路的偏置電壓端。本發(fā)明的帶隙基準源，采用自偏置運放結(jié)構(gòu)，相比使用另外偏置電路的帶隙基準源，節(jié)省了芯片面積和功耗。
文檔編號G05F3/30GK102109871SQ20091020204
公開日2011年6月29日 申請日期2009年12月24日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者傅志軍, 李冬林, 趙英瑞 申請人:上海華虹集成電路有限責任公司