一種基于示波器的協(xié)議解碼分析方法及協(xié)議解碼分析裝置的制造方法
【專利摘要】本發(fā)明公開了一種基于示波器的協(xié)議解碼分析方法，包括以下步驟：(1)預設一數(shù)字示波器及其內(nèi)置有通道采集模塊、高速模數(shù)轉(zhuǎn)換電路模塊、ARM核心控制模塊、DDR及Flash存儲模塊、顯示及按鍵控制模塊，以及FPGA電路模塊；(2)通過顯示及按鍵控制模塊對各模塊進行參數(shù)設置；(3)信號通過探頭測量進入到數(shù)字示波器，通過通道采集模塊及高速模數(shù)轉(zhuǎn)換電路模塊轉(zhuǎn)換為對應的數(shù)據(jù)信號；(4)FPGA電路模塊處理送來的數(shù)據(jù)信號；(5)FPGA電路模塊記錄數(shù)據(jù)信號并賦值在一個共同定義的協(xié)議包結構體中；(6)獲得的協(xié)議包結構體以及原始波形數(shù)據(jù)發(fā)送到ARM核心控制模塊，隨后同時傳送至顯示及按鍵控制模塊進行顯示。本發(fā)明還公開了基于示波器的協(xié)議解碼分析裝置。
【專利說明】
一種基于示波器的協(xié)議解碼分析方法及協(xié)議解碼分析裝置
技術領域
[0001]本發(fā)明涉及數(shù)字示波器的技術領域，具體涉及一種基于示波器的協(xié)議解碼分析方法及協(xié)議解碼分析裝置。
【背景技術】
[0002]示波器是一種用途廣泛的電子測量儀器，它能夠?qū)⑷搜劭床坏降碾娦盘栟D(zhuǎn)換為人眼可見的波形圖像，便于人們研究各種電信號的變化過程。數(shù)字存儲示波器(DigitalStorage oscilloscopes,DS0)，簡稱數(shù)字示波器，是通過模數(shù)轉(zhuǎn)換器把被測量信號轉(zhuǎn)換為數(shù)字信息并進行存儲，并利用存儲的數(shù)據(jù)重建波形信號并在示波器的屏幕上進行顯不O
[0003]隨著示波器的發(fā)展，其功能不再局限于觀察信號的形狀，用戶還可以針對捕獲的波形數(shù)據(jù)進行協(xié)議解碼，以獲得解碼數(shù)據(jù)。一般需要解碼時，示波器首先將捕獲的一段數(shù)據(jù)存儲在存儲器中，然后通過解碼協(xié)議對數(shù)據(jù)進行解碼分析，并可以將分析的結果進行顯示。這樣使得用戶在對電信號測量時，通過示波器得到的不僅僅是一般的波形數(shù)據(jù)，還有其中含有的數(shù)字信息，從物理層的波形轉(zhuǎn)換為了直觀的數(shù)字。
[0004]在調(diào)試通訊協(xié)議的電路中，通訊的雙方在規(guī)定的協(xié)議下收發(fā)數(shù)據(jù)。當收發(fā)功能不正常時，可以利用示波器探測通訊鏈路上的波形質(zhì)量。如果通訊質(zhì)量滿足要求，為了進一步分析，需要檢查通訊的數(shù)據(jù)是否有效。比如是否有無效的數(shù)據(jù)傳輸，是否有通訊錯誤等，這時，如果沒有協(xié)議分析儀，很難以通過波形形狀來分析出其中的信息。而有了協(xié)議分析儀或協(xié)議解碼器，就可以對照解碼的結果和對應的波形，分析出通訊的故障點。通訊協(xié)議有許多種，為了適應需求，產(chǎn)品中要求盡可能地集成多個協(xié)議分析儀。通訊協(xié)議復雜程度不同，所需要的資源不同。
[0005]并且，協(xié)議分析儀可以分析數(shù)據(jù)包但是其結果是數(shù)據(jù)包而原始波形無法觀察，因此無法確定一個錯誤信號是信號本身的錯誤，還是由于信號質(zhì)量差造成的錯誤。
【發(fā)明內(nèi)容】
[0006]本項發(fā)明是針對現(xiàn)行技術不足，提供一種基于示波器的協(xié)議解碼分析方法。
[0007]本發(fā)明還提供一種實施基于示波器的協(xié)議解碼分析方法的協(xié)議解碼分析裝置。
[0008]本發(fā)明為實現(xiàn)上述目的所采用的技術方案是:
[0009]—種基于示波器的協(xié)議解碼分析方法，其特征在于，包括以下步驟:
[0010](I)預設一數(shù)字示波器，數(shù)字示波器內(nèi)設置有通道采集模塊、高速模數(shù)轉(zhuǎn)換電路模塊、ARM核心控制模塊、DDR及Flash存儲模塊、顯示及按鍵控制模塊；
[0011 ]所述數(shù)字示波器內(nèi)還設有FPGA電路模塊；
[0012](2)開啟數(shù)字示波器，通過顯示及按鍵控制模塊對通道采集模塊、高速模數(shù)轉(zhuǎn)換電路模塊、FPGA電路模塊、ARM核心控制模塊進行參數(shù)設置；
[0013](3)設置完成后，信號通過探頭測量進入到數(shù)字示波器，通過通道采集模塊進行處理后到達高速模數(shù)轉(zhuǎn)換電路模塊，通過高速模數(shù)轉(zhuǎn)換電路模塊轉(zhuǎn)換為對應的數(shù)據(jù)信號；
[0014](4)步驟(3)獲得的數(shù)據(jù)信號送達FPGA電路模塊時，F(xiàn)PGA電路模塊根據(jù)步驟(2)預先設置的解碼協(xié)議類型及觸發(fā)條件處理送來的數(shù)據(jù)信號；
[0015](5)步驟(4)中，當FPGA電路模塊判斷送來的數(shù)據(jù)信號達到觸發(fā)條件時，記錄觸發(fā)點及其前后一定時間內(nèi)的數(shù)據(jù)信號，該數(shù)據(jù)信號為原始波形數(shù)據(jù)；
[0016]將觸發(fā)前后的原始波形數(shù)據(jù)信號進行協(xié)議解碼并賦值在一個共同定義的協(xié)議包結構體中；
[0017](6)步驟(5)獲得的協(xié)議包結構體以及原始波形數(shù)據(jù)一起發(fā)送到ARM核心控制模塊，ARM核心控制模塊將協(xié)議包結構體以及原始波形數(shù)據(jù)進一步處理后，傳輸?shù)紻DR及Flash存儲模塊進行數(shù)據(jù)存儲，同時傳送至顯示及按鍵控制模塊進行顯示，數(shù)字示波器同時顯示協(xié)議包結構體及原始波形數(shù)據(jù)對應的波形，以便將數(shù)字示波器采集到的原始波形數(shù)據(jù)與協(xié)議內(nèi)容相關聯(lián)，判斷出是數(shù)據(jù)發(fā)錯或者是信號質(zhì)量的問題。
[0018]作為進一步改進，步驟(2)中，所述FPGA電路模塊進行參數(shù)設置具體包括以下內(nèi)容:通過顯示及按鍵控制模塊設置觸發(fā)方式為協(xié)議觸發(fā)；
[0019]打開協(xié)議解碼開關，選定解碼協(xié)議，解碼協(xié)議類型包括SP1、I2C、RS232或CAN。
[0020]作為進一步改進，所述步驟(2)具體還包括以下內(nèi)容:所述通道采集模塊預先設置偏置和濾波的參數(shù)，所述通道采集模塊對從探頭測量進入到數(shù)字示波器中的數(shù)據(jù)信號進行偏置和濾波處理；
[0021]所述高速模數(shù)轉(zhuǎn)換電路模塊預先設置采樣速率，所述高速模數(shù)轉(zhuǎn)換電路模塊根據(jù)預先設置的采樣速率對數(shù)據(jù)信號進行處理獲得對應的數(shù)據(jù)信號。
[0022]步驟(5)FPGA電路模塊判斷送來的數(shù)據(jù)信號是否達到觸發(fā)條件是通過判斷FPGA滿標志是否置位來確定是否達到觸發(fā)條件而讀取數(shù)據(jù)信號。
[0023]作為進一步改進，所述步驟(6)具體還包括以下內(nèi)容:
[0024]所述顯示及按鍵控制模塊顯示內(nèi)容包括協(xié)議解碼的相關信息；
[0025]協(xié)議解碼的相關信息包括原始波形數(shù)據(jù)的波形轉(zhuǎn)換而來的偽方波，等效于最終的分析波形數(shù)據(jù)；
[0026]協(xié)議解碼的相關信息還包括以觸發(fā)點為參考點，前后一定時間完成解碼的事件列表，該事件列表按時間順序排列分析到的事件及信息。
[0027]所述顯示及按鍵控制模塊顯示內(nèi)容還包括示波器本身的顯示信息。
[0028]—種實施上述基于示波器的協(xié)議解碼分析方法的協(xié)議解碼分析裝置，其包括數(shù)字示波器，所述數(shù)字示波器內(nèi)設置有相互連接的通道采集模塊、高速模數(shù)轉(zhuǎn)換電路模塊、ARM核心控制模塊、DDR及Flash存儲模塊、顯示及按鍵控制模塊以及FPGA電路模塊；
[0029]所述FPGA電路模塊內(nèi)預存有解碼協(xié)議類型及觸發(fā)條件。
[0030]所述通道采集模塊連接探頭，所述通道采集模塊設有偏置電路和濾波電路。
[0031 ] 所述解碼協(xié)議類型包括SP1、I2C、RS232或CAN。
[0032]所述顯示及按鍵控制模塊包括顯示屏及控制按鍵。
[0033]本發(fā)明的有益效果:本發(fā)明數(shù)字示波器內(nèi)設置FPGA電路模塊，將采集到的波形和分析到的解碼協(xié)議內(nèi)容相關起來，可以直接看到協(xié)議包結構體里面的數(shù)據(jù)以及對應的波形，進行對比分析，當數(shù)據(jù)出了問題可以判斷并確實是數(shù)據(jù)發(fā)錯了還是某個bit信號質(zhì)量的問題，而協(xié)議分析儀由于只能看到數(shù)據(jù)包而看不到原始波形，所以數(shù)據(jù)發(fā)生錯誤時沒法判斷是確實數(shù)據(jù)發(fā)錯了還是信號質(zhì)量造成的。
[0034]本發(fā)明數(shù)字示波器不需要被分析對象留出專門的信號接口，可以直接用探頭點在信號上進行總線的協(xié)議分析，只要探頭能接觸到的地方就可以用探頭點上去捕獲波形并進行協(xié)議解碼，比較靈活，有些總線是內(nèi)部總線，沒有對外接口時用示波器的探頭點測就成為唯一的方案。而專用的協(xié)議分析儀一般需要被測總線是標準接口才能連接進行測試。
[0035]數(shù)字示波器內(nèi)的FPGA電路模塊作為示波器的一個選件，價格相對比較便宜，示波器是做總線測試的必備儀表，在上面擴展一個總線的協(xié)議解碼功能只有幾千美金，而專用的總線協(xié)議分析儀價格是這個的很多倍。
[0036]示波器里的協(xié)議分析功能更側重信號質(zhì)量和其承載的包內(nèi)容的關聯(lián)顯示，主要用于幫助用戶在做系統(tǒng)調(diào)試時排除由于硬件問題造成的協(xié)議故障，同時幫助用戶了解總線當前所處的工作狀態(tài)。
[0037]下面結合附圖與【具體實施方式】，對本發(fā)明進一步詳細說明。
【附圖說明】
[0038]圖1為本發(fā)明基于示波器的協(xié)議解碼分析裝置硬件結構框圖；
[0039]圖2為本基于示波器的協(xié)議解碼分析方法的流程圖。
[0040]圖中:1.通道采集模塊，2高速模數(shù)轉(zhuǎn)換電路模塊，3.FPGA電路模塊，4.ARM核心控制豐旲塊，5.顯不及按鍵控制t旲塊。
【具體實施方式】
[0041]實施例，本實施例提供的基于示波器的協(xié)議解碼分析方法，包括以下步驟:
[0042](I)預設一數(shù)字示波器，數(shù)字示波器內(nèi)設置有通道采集模塊1、高速模數(shù)轉(zhuǎn)換電路模塊2、ARM核心控制模塊4、DDR及Flash存儲模塊、顯示及按鍵控制模塊5;
[0043]所述數(shù)字示波器內(nèi)還設有FPGA電路模塊3;
[0044](2)開啟數(shù)字示波器，通過顯示及按鍵控制模塊5對通道采集模塊1、高速模數(shù)轉(zhuǎn)換電路模塊2、FPGA電路模塊3、ARM核心控制模塊4進行參數(shù)設置；
[0045]通過顯示及按鍵控制模塊5設置觸發(fā)方式為協(xié)議觸發(fā);并打開協(xié)議解碼開關，選定解碼協(xié)議，解碼協(xié)議類型包括SP1、I2C、RS232或CAN;
[0046]所述通道采集模塊I預先設置偏置和濾波的參數(shù)，所述通道采集模塊I對從探頭測量進入到數(shù)字示波器中的數(shù)據(jù)信號進行偏置和濾波處理；
[0047]所述高速模數(shù)轉(zhuǎn)換電路模塊2預先設置采樣速率，所述高速模數(shù)轉(zhuǎn)換電路模塊2根據(jù)預先設置的采樣速率對數(shù)據(jù)信號進行處理獲得對應的數(shù)據(jù)信號；
[0048](3)設置完成后，信號通過探頭測量進入到數(shù)字示波器，通過通道采集模塊I進行處理后到達高速模數(shù)轉(zhuǎn)換電路模塊2，通過高速模數(shù)轉(zhuǎn)換電路模塊2轉(zhuǎn)換為對應的數(shù)據(jù)信號；
[0049](4)步驟(3)獲得的數(shù)據(jù)信號送達FPGA電路模塊3時，F(xiàn)PGA電路模塊3根據(jù)步驟(2)預先設置的解碼協(xié)議類型及觸發(fā)條件處理送來的數(shù)據(jù)信號；
[0050](5)步驟(4)中，F(xiàn)PGA電路模塊3判斷送來的數(shù)據(jù)信號是否達到觸發(fā)條件是通過判斷FPGA滿標志是否置位來確定是否達到觸發(fā)條件而讀取數(shù)據(jù)信號；
[0051]當FPGA電路模塊3判斷送來的數(shù)據(jù)信號達到觸發(fā)條件時，記錄觸發(fā)點及其前后一定時間內(nèi)的數(shù)據(jù)信號，該數(shù)據(jù)信號為原始波形數(shù)據(jù)；
[0052]將觸發(fā)前后的原始波形數(shù)據(jù)信號進行協(xié)議解碼并賦值在一個共同定義的協(xié)議包結構體中；
[0053](6)步驟(5)獲得的協(xié)議包結構體以及原始波形數(shù)據(jù)一起發(fā)送到ARM核心控制模塊4，ARM核心控制模塊4將協(xié)議包結構體以及原始波形數(shù)據(jù)進一步處理后，傳輸?shù)紻DR及Flash存儲模塊進行數(shù)據(jù)存儲，同時傳送至顯示及按鍵控制模塊5進行顯示，數(shù)字示波器同時顯示協(xié)議包結構體及原始波形數(shù)據(jù)對應的波形，以便將數(shù)字示波器采集到的原始波形數(shù)據(jù)與協(xié)議內(nèi)容相關聯(lián)，判斷出是數(shù)據(jù)發(fā)錯或者是信號質(zhì)量的問題；
[0054]所述顯示及按鍵控制模塊5顯示內(nèi)容包括協(xié)議解碼的相關信息及示波器本身的顯示信息；協(xié)議解碼的相關信息包括原始波形數(shù)據(jù)的波形轉(zhuǎn)換而來的偽方波，等效于最終的分析波形數(shù)據(jù);協(xié)議解碼的相關信息還包括以觸發(fā)點為參考點，前后一定時間完成解碼的事件列表，該事件列表按時間順序排列分析到的事件及信息。
[0055]本實施例還提供實施上述基于示波器的協(xié)議解碼分析方法的協(xié)議解碼分析裝置，其包括數(shù)字示波器，所述數(shù)字示波器內(nèi)設置有相互連接的通道采集模塊1、高速模數(shù)轉(zhuǎn)換電路模塊2、ARM核心控制模塊4、DDR及Flash存儲模塊、顯示及按鍵控制模塊5以及FPGA電路模塊3;所述FPGA電路模塊3內(nèi)預存有解碼協(xié)議類型及觸發(fā)條件。
[0056]所述通道采集模塊I連接探頭，所述通道采集模塊I設有偏置電路和濾波電路。
[0057]所述解碼協(xié)議類型包括SP1、I2C、RS232或CAN。
[0058]所述顯示及按鍵控制模塊5包括顯示屏及控制按鍵。
[0059]本發(fā)明的數(shù)字示波器的工作過程:參見圖1，
[0060](I)信號通過探頭測量進入數(shù)字示波器，在通道采集模塊I完成必要的濾波等信號處理到達高速模數(shù)轉(zhuǎn)換電路模塊2前段；
[0061](2)在第I步完成的情況下，通過高速模數(shù)轉(zhuǎn)換電路模塊2將模擬信號轉(zhuǎn)換為對應的數(shù)據(jù)信號送達FPGA電路模塊3;
[0062](3)FPGA電路模塊3根據(jù)協(xié)議類型及觸發(fā)條件處理送來的數(shù)據(jù)信號，達到觸發(fā)條件后記錄下觸發(fā)點及其前后一定時間內(nèi)的數(shù)據(jù)，如果解碼開關打開的情況下將對觸發(fā)前后的數(shù)據(jù)進行協(xié)議解碼并且賦值在一個共同定義的協(xié)議包結構體中；
[0063](4)ARM核心控制模塊4讀取FPGA電路模塊3的協(xié)議包結構體作進一步處理，最終顯示在示波器上。
[0064]本發(fā)明基于示波器的協(xié)議解碼分析方法的軟件流程如下:參見圖2，
[0065]步驟SlO初始化階段將會回復默認的觸發(fā)方式為默認狀態(tài)，協(xié)議解碼是非常規(guī)功能，需要到對應的界面設置觸發(fā)方式為協(xié)議觸發(fā)，打開協(xié)議解碼，并且選定解碼協(xié)議SP1、I2C、RS232、CAN 等;
[0066]步驟Sll在示波器協(xié)議解碼菜單下配合顯示及按鍵控制模塊5的按鍵設置協(xié)議解碼的各類功能；
[0067]步驟S12協(xié)議解碼的控制方式為示波器的顯示及按鍵控制模塊5，通過在對應菜單設置相應的觸發(fā)選項，如果更新了設置會將該設置配置的FPGA電路模塊3，使其更新相應的處理方式，讓數(shù)據(jù)得到更新；
[0068]步驟S13波形數(shù)據(jù)為選定觸發(fā)方式的觸發(fā)點前后一段時間內(nèi)的數(shù)據(jù)。該數(shù)據(jù)通過判斷FPGA滿標志是否置位來確定是否讀取，該數(shù)據(jù)就是協(xié)議解碼的原始波形數(shù)據(jù)；
[0069]步驟S14當配置為協(xié)議觸發(fā)時，F(xiàn)PGA會分析當前的原始波形數(shù)據(jù)，并且結合解碼的設置項，將解碼信息打包放在一個協(xié)議包結構體里面，該協(xié)議包結構體和原始波形數(shù)據(jù)一起發(fā)送到ARM處理器，這樣能夠讓顯示的波形和解碼數(shù)據(jù)完全配套，方便對比分析；
[0070]步驟S15顯示除了示波器本身的顯示信息外，還要顯示解碼的相關信息包括:由原始信號的波形轉(zhuǎn)換而來的偽方波，等效于最終的分析波形數(shù)據(jù)、事件表，即以觸發(fā)點為參考點，前后完成解碼的事件列表，清晰的按時間順序排列分析到的事件及信息。
[0071]本發(fā)明數(shù)字示波器內(nèi)設置FPGA電路模塊3，將采集到的波形和分析到的解碼協(xié)議內(nèi)容相關起來，可以直接看到協(xié)議包結構體里面的數(shù)據(jù)以及對應的波形，進行對比分析，當數(shù)據(jù)出了問題可以判斷并確實是數(shù)據(jù)發(fā)錯了還是某個bit信號質(zhì)量的問題，而協(xié)議分析儀由于只能看到數(shù)據(jù)包而看不到原始波形，所以數(shù)據(jù)發(fā)生錯誤時沒法判斷是確實數(shù)據(jù)發(fā)錯了還是信號質(zhì)量造成的。
[0072]本發(fā)明數(shù)字示波器不需要被分析對象留出專門的信號接口，可以直接用探頭點在信號上進行總線的協(xié)議分析，只要探頭能接觸到的地方就可以用探頭點上去捕獲波形并進行協(xié)議解碼，比較靈活，有些總線是內(nèi)部總線，沒有對外接口時用示波器的探頭點測就成為唯一的方案。而專用的協(xié)議分析儀一般需要被測總線是標準接口才能連接進行測試。
[0073]數(shù)字示波器內(nèi)的FPGA電路模塊3作為示波器的一個選件，價格相對比較便宜，示波器是做總線測試的必備儀表，在上面擴展一個總線的協(xié)議解碼功能只有幾千美金，而專用的總線協(xié)議分析儀價格是這個的很多倍。
[0074]示波器里的協(xié)議分析功能更側重信號質(zhì)量和其承載的包內(nèi)容的關聯(lián)顯示，主要用于幫助用戶在做系統(tǒng)調(diào)試時排除由于硬件問題造成的協(xié)議故障，同時幫助用戶了解總線當前所處的工作狀態(tài)。
[0075]本發(fā)明并不限于上述實施方式，采用與本發(fā)明上述實施例相同或近似方法或裝置，而得到的其他基于示波器的協(xié)議解碼分析方法及協(xié)議解碼分析裝置，均在本發(fā)明的保護范圍之內(nèi)。
【主權項】
1.一種基于示波器的協(xié)議解碼分析方法，其特征在于，包括以下步驟: (1)預設一數(shù)字示波器，數(shù)字示波器內(nèi)設置有通道采集模塊、高速模數(shù)轉(zhuǎn)換電路模塊、ARM核心控制模塊、DDR及Flash存儲模塊、顯示及按鍵控制模塊； 所述數(shù)字示波器內(nèi)還設有FPGA電路模塊； (2)開啟數(shù)字示波器，通過顯示及按鍵控制模塊對通道采集模塊、高速模數(shù)轉(zhuǎn)換電路模塊、FPGA電路模塊、ARM核心控制模塊進行參數(shù)設置； (3)設置完成后，信號通過探頭測量進入到數(shù)字示波器，通過通道采集模塊進行處理后到達高速模數(shù)轉(zhuǎn)換電路模塊，通過高速模數(shù)轉(zhuǎn)換電路模塊轉(zhuǎn)換為對應的數(shù)據(jù)信號； (4)步驟(3)獲得的數(shù)據(jù)信號送達FPGA電路模塊時，F(xiàn)PGA電路模塊根據(jù)步驟(2)預先設置的解碼協(xié)議類型及觸發(fā)條件處理送來的數(shù)據(jù)信號； (5)步驟(4)中，當FPGA電路模塊判斷送來的數(shù)據(jù)信號達到觸發(fā)條件時，記錄觸發(fā)點及其前后一定時間內(nèi)的數(shù)據(jù)信號，該數(shù)據(jù)信號為原始波形數(shù)據(jù)； 將觸發(fā)前后的原始波形數(shù)據(jù)信號進行協(xié)議解碼并賦值在一個共同定義的協(xié)議包結構體中； (6)步驟(5)獲得的協(xié)議包結構體以及原始波形數(shù)據(jù)一起發(fā)送到ARM核心控制模塊，ARM核心控制模塊將協(xié)議包結構體以及原始波形數(shù)據(jù)進一步處理后，傳輸?shù)紻DR及Flash存儲模塊進行數(shù)據(jù)存儲，同時傳送至顯示及按鍵控制模塊進行顯示，數(shù)字示波器同時顯示協(xié)議包結構體及原始波形數(shù)據(jù)對應的波形，以便將數(shù)字示波器采集到的原始波形數(shù)據(jù)與協(xié)議內(nèi)容相關聯(lián)，判斷出是數(shù)據(jù)發(fā)錯或者是信號質(zhì)量的問題。2.根據(jù)權利要求1所述的基于示波器的協(xié)議解碼分析方法，其特征在于，步驟(2)中，所述FPGA電路模塊進行參數(shù)設置具體包括以下內(nèi)容:通過顯示及按鍵控制模塊設置觸發(fā)方式為協(xié)議觸發(fā)； 打開協(xié)議解碼開關，選定解碼協(xié)議，解碼協(xié)議類型包括SP1、12C、RS232或CAN。3.根據(jù)權利要求1所述的基于示波器的協(xié)議解碼分析方法，其特征在于，所述步驟(2)具體還包括以下內(nèi)容:所述通道采集模塊預先設置偏置和濾波的參數(shù)，所述通道采集模塊對從探頭測量進入到數(shù)字示波器中的數(shù)據(jù)信號進行偏置和濾波處理； 所述高速模數(shù)轉(zhuǎn)換電路模塊預先設置采樣速率，所述高速模數(shù)轉(zhuǎn)換電路模塊根據(jù)預先設置的采樣速率對數(shù)據(jù)信號進行處理獲得對應的數(shù)據(jù)信號。4.根據(jù)權利要求2所述的基于示波器的協(xié)議解碼分析方法，其特征在于，步驟(5)FPGA電路模塊判斷送來的數(shù)據(jù)信號是否達到觸發(fā)條件是通過判斷FPGA滿標志是否置位來確定是否達到觸發(fā)條件而讀取數(shù)據(jù)信號。5.根據(jù)權利要求1所述的基于示波器的協(xié)議解碼分析方法，其特征在于，所述步驟(6)具體還包括以下內(nèi)容: 所述顯示及按鍵控制模塊顯示內(nèi)容包括協(xié)議解碼的相關信息； 協(xié)議解碼的相關信息包括原始波形數(shù)據(jù)的波形轉(zhuǎn)換而來的偽方波，等效于最終的分析波形數(shù)據(jù)； 協(xié)議解碼的相關信息還包括以觸發(fā)點為參考點，前后一定時間完成解碼的事件列表，該事件列表按時間順序排列分析到的事件及信息。6.根據(jù)權利要求5所述的基于示波器的協(xié)議解碼分析方法，其特征在于，所述顯示及按鍵控制模塊顯示內(nèi)容還包括示波器本身的顯示信息。7.—種實施權利要求1?6之一所述基于示波器的協(xié)議解碼分析方法的協(xié)議解碼分析裝置，其特征在于，其包括數(shù)字示波器，所述數(shù)字示波器內(nèi)設置有相互連接的通道采集模塊、高速模數(shù)轉(zhuǎn)換電路模塊、ARM核心控制模塊、DDR及Flash存儲模塊、顯示及按鍵控制模塊以及FPGA電路模塊； 所述FPGA電路模塊內(nèi)預存有解碼協(xié)議類型及觸發(fā)條件。8.根據(jù)權利要求7所述的協(xié)議解碼分析裝置，其特征在于，所述通道采集模塊連接探頭，所述通道采集模塊設有偏置電路和濾波電路。9.根據(jù)權利要求1所述的協(xié)議解碼分析裝置，其特征在于，所述解碼協(xié)議類型包括SP1、I2C、RS232或CAN。10.根據(jù)權利要求7所述的協(xié)議解碼分析裝置，其特征在于，所述顯示及按鍵控制模塊包括顯示屏及控制按鍵。
【文檔編號】G01R13/02GK105866501SQ201610280617
【公開日】2016年8月17日
【申請日】2016年4月29日
【發(fā)明人】何順杰, 李志海, 吳忠良
【申請人】優(yōu)利德科技(中國)有限公司