午夜毛片免费看,老师老少妇黄色网站,久久本道综合久久伊人,伊人黄片子

一種高精度數字脈寬采集的方法

文檔序號:8255684閱讀:488來源:國知局
一種高精度數字脈寬采集的方法
【技術領域】
[0001]本發(fā)明涉及一種數字脈寬采集的方法,具體涉及一種高精度數字脈寬采集的方法,對所采集的數字信號脈寬精度可達到2ns。
【背景技術】
[0002]目前,現有的對數字脈寬測量的方法分為兩大類:一種是模擬量采集脈寬方式,一種是數字計數器采集脈寬方式。在模擬量采集脈寬方式采集過程中,一般使用高速AD采集芯片來采集數字脈寬,然后根據所采集的數字脈寬模擬量的值來判斷數字脈寬的保持時間,從而推算脈寬時間。這種采集方式的缺點在于采集的精度不夠高,受限于高速AD芯片的采集頻率,采集所需要處理的數據量比較大,并且數據需要搭架處理器電路進行二次運算。數字計數器采集脈寬的方式是一種常用的采集方式,在數字信號上升沿到達時,計數器開始計數;數字信號下降沿到達時,計數器停止計數,并根據計數器頻率計算出脈寬時間。這種采集方式的缺點在于采集精度不夠高,受限于計數器的頻率;如果脈寬時間比較寬,高頻計數器的值也容易溢出。

【發(fā)明內容】

[0003]為了克服上述現有數字脈寬測量方法的弊端,本發(fā)明提供了一種高精度測量數字脈寬的方法,該方法不僅不需要復雜的系統(tǒng)搭建方案,并且采集精度可以高達2ns。
[0004]本發(fā)明解決其技術問題所采用的技術方案是:
一種高精度數字脈寬采集的方法,其特殊之處在于:該方法提供一個FPGA芯片和一個外部時鐘,該外部時鐘作為系統(tǒng)時鐘,利用芯片內部鎖相環(huán)倍頻至4路125MHz的內部采樣時鐘,這4路內部采樣時鐘的相位分別相差90度;在脈沖信號來臨的時候,這四路采樣時鐘分別對脈沖信號做脈沖計數;將四個脈沖計數器的值結果相加,乘以脈沖周期2ns,則得出所采樣脈沖的時鐘寬度。
[0005]上述芯片內部鎖相環(huán)為模擬鎖相環(huán),內部包含壓控振蕩器和鑒相器,通過模擬的方式來實現相位偏移。
[0006]上述外部時鐘選擇50MHz的外部晶振時鐘。
[0007]上述FPGA芯片采用XILINX公司生產的型號為SPARTAN6系列的芯片。
[0008]本發(fā)明的有益結果是:
I)本發(fā)明可以以更高的頻率采集數字脈寬,外部電路搭建簡單,硬件成本低。
[0009]2)本發(fā)明的鎖相環(huán)是一種模擬鎖相環(huán),內部包含壓控振蕩器和鑒相器,通過模擬的方式來實現相位偏移,并有更多相位。
[0010]3)本發(fā)明更加經濟,不需要很多硬核資源,一個鎖相環(huán)即可。
【具體實施方式】
[0011]本發(fā)明采用FPGA最小系統(tǒng)來作為采集脈寬信號的硬件實現方案。FPGA采用XILINX公司生產的型號為SPARTAN6系列的芯片,外部晶振時鐘選擇50MHz即可。將該外部時鐘作為系統(tǒng)時鐘,利用芯片內部鎖相環(huán)倍頻至4路125MHz的內部采樣時鐘,這4路內部采樣時鐘的相位分別相差90度,在此情況下,采集精度將在原有最高采集頻率即125MHz的基礎上提高四倍;在脈沖信號來臨的時候,這四路采樣時鐘分別對脈沖信號做脈沖計數;將四個脈沖計數器的值結果相加,乘以脈沖周期2ns,則得出所采樣脈沖的時鐘寬度,誤差精度可達2ns。
[0012]本發(fā)明的鎖相環(huán)是一種模擬鎖相環(huán),內部包含壓控振蕩器和鑒相器,通過模擬的方式來實現相位偏移,并有更多相位;更加經濟,不需要很多硬核資源,一個鎖相環(huán)即可;本發(fā)明可以以更高的頻率采集數字脈寬,外部電路搭建簡單,硬件成本低。
【主權項】
1.一種高精度數字脈寬采集的方法,其特征在于:該方法提供一個FPGA芯片和一個外部時鐘,該外部時鐘作為系統(tǒng)時鐘,利用芯片內部鎖相環(huán)倍頻至4路125MHz的內部采樣時鐘,這4路內部采樣時鐘的相位分別相差90度;在脈沖信號來臨的時候,這四路采樣時鐘分別對脈沖信號做脈沖計數;將四個脈沖計數器的值結果相加,乘以脈沖周期2ns,則得出所采樣脈沖的時鐘寬度。
2.根據權利要求1所述高精度數字脈寬采集的方法,其特征在于:所述芯片內部鎖相環(huán)為模擬鎖相環(huán),內部包含壓控振蕩器和鑒相器,通過模擬的方式來實現相位偏移。
3.根據權利要求1或2所述高精度數字脈寬采集的方法,其特征在于:所述外部時鐘選擇50MHz的外部晶振時鐘。
4.根據權利要求3所述高精度數字脈寬采集的方法,其特征在于:所述FPGA芯片采用XILINX公司生產的型號為SPARTAN6系列的芯片。
【專利摘要】一種高精度數字脈寬采集的方法,該方法提供一個FPGA芯片和一個外部時鐘,該外部時鐘作為系統(tǒng)時鐘,利用芯片內部鎖相環(huán)倍頻至4路125MHz的內部采樣時鐘,這4路內部采樣時鐘的相位分別相差90度;在脈沖信號來臨的時候,這四路采樣時鐘分別對脈沖信號做脈沖計數;將四個脈沖計數器的值結果相加,乘以脈沖周期2ns,則得出所采樣脈沖的時鐘寬度。該方法不僅不需要復雜的系統(tǒng)搭建方案,并且采集精度可以高達2ns。
【IPC分類】G01R29-02
【公開號】CN104569620
【申請?zhí)枴緾N201410839116
【發(fā)明人】魏志鵬, 陸音, 羅偉
【申請人】西安奇維科技股份有限公司
【公開日】2015年4月29日
【申請日】2014年12月30日
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1