本申請屬于星載相位檢測，尤其涉及一種星載重軌干涉sar系統(tǒng)相位檢測同步系統(tǒng)及方法。

背景技術(shù)：

1、星載重軌干涉sar衛(wèi)星在形變測量中有著全天時全天候和大范圍的優(yōu)勢，其中相位同步技術(shù)是星載重軌干涉sar系統(tǒng)的關(guān)鍵技術(shù)之一。

2、現(xiàn)有技術(shù)fpga檢測相位一種是通過高速時鐘檢測低速時鐘，時鐘頻率相差8倍以上，比如要檢測400mhz的時鐘得需要3200mhz的時鐘去檢測；另一種是由fpga?dds生成模擬中頻信號與本振信號，使用數(shù)字下變頻提取出同相分量i和正交分量q，計算兩路信號之間的相位差，需要較復雜的算法，會占用較大的fpga資源，需要依靠較高時鐘頻率；同時，常規(guī)相位檢測方法依據(jù)外圍復雜電路實現(xiàn)，導致sar系統(tǒng)整體成本增加。

技術(shù)實現(xiàn)思路

1、有鑒于此，本申請旨在提出一種星載重軌干涉sar系統(tǒng)相位檢測同步系統(tǒng)及方法，以解決相位檢測時，需要更高時鐘頻率檢測，且實現(xiàn)方法需要占用較大資源的問題。

2、為達到上述目的，本申請的技術(shù)方案是這樣實現(xiàn)的：

3、第一方面，本申請?zhí)峁┝艘环N星載重軌干涉sar系統(tǒng)相位檢測同步系統(tǒng)，包括fpga芯片、時鐘緩沖器和多個adc芯片；

4、所述時鐘緩沖器被配置為將生成的采樣時鐘分路至多個所述adc芯片，多個所述adc芯片之間保持相位同步，其中，所述采樣時鐘由輸入的外部參考時鐘經(jīng)第一鎖相環(huán)倍頻后生成；

5、所述fpga芯片內(nèi)配置有級聯(lián)的信號輸入模塊和相位檢測模塊，所述信號輸入模塊被配置為分別采樣由外部輸入的參考時鐘和由主adc芯片輸入的數(shù)據(jù)時鐘，并基于所述數(shù)據(jù)時鐘輸出對應相位值，所述相位檢測模塊根據(jù)所述相位值進行相位檢測和判斷，控制輸出目標相位值，其中，一所述adc芯片作為主adc芯片，用于與所述fpga芯片進行信號交互。

6、進一步地，所述信號輸入模塊內(nèi)設(shè)置有第二鎖相環(huán)、第三鎖相環(huán)、第一d觸發(fā)器和第二d觸發(fā)器，其中，所述第二鎖相環(huán)、所述第一d觸發(fā)器和所述第二d觸發(fā)器構(gòu)成第一信號輸入電路，所述第三鎖相環(huán)、所述第一d觸發(fā)器和所述第二d觸發(fā)器構(gòu)成第二信號輸入電路；

7、主adc芯片輸出的數(shù)據(jù)時鐘經(jīng)所述第二鎖相環(huán)倍頻后，分別輸入至所述第一d觸發(fā)器和所述第二d觸發(fā)器，以作為d觸發(fā)器的數(shù)據(jù)輸入；

8、參考時鐘經(jīng)所述第三鎖相環(huán)倍頻后，分別輸入至所述第一d觸發(fā)器和所述第二d觸發(fā)器，以作為所述第一d觸發(fā)器和所述第二d觸發(fā)器的采樣時鐘。

9、進一步地，系統(tǒng)重新上電時，所述數(shù)據(jù)時鐘隨機生成四種相位中的一種，分別為0°、90°、180°、270°。

10、進一步地，所述相位檢測模塊被配置為檢測d觸發(fā)器輸出的相位值，并根據(jù)所述相位值判斷所述數(shù)據(jù)時鐘對應的相位狀態(tài)，將當前的所述相位狀態(tài)與第一次系統(tǒng)上電時數(shù)據(jù)時鐘對應的相位狀態(tài)做對比，響應于兩相位狀態(tài)相同，將當前的所述相位狀態(tài)作為目標相位值輸出。

11、進一步地，還包括adc復位模塊：

12、響應于兩相位狀態(tài)不同時，通過所述adc復位模塊對主adc芯片進行復位，主adc芯片進行相位鎖定，重新輸出其中一種相位的數(shù)據(jù)時鐘，再對所述數(shù)據(jù)時鐘進行相位檢測和判斷，直至輸出目標相位值。

13、進一步地，經(jīng)所述第三鎖相環(huán)4倍頻輸出兩種相位的時鐘，作為d觸發(fā)器的采樣時鐘，相位分別為0°和90°。

14、進一步地，多個所述adc芯片通過rclk時鐘保持芯片之間的相位同步。

15、進一步地，所述數(shù)據(jù)時鐘為參考時鐘經(jīng)第一鎖相環(huán)倍頻后生成的采樣時鐘分頻得到。

16、第二方面，基于同一發(fā)明構(gòu)思，本申請還提供了一種星載重軌干涉sar系統(tǒng)相位檢測同步方法，用于如第一方面所述的系統(tǒng)，包括：

17、系統(tǒng)上電后，接收采樣時鐘和數(shù)據(jù)時鐘，其中，所述采樣時鐘為外部參考時鐘經(jīng)倍頻后產(chǎn)生，所述數(shù)據(jù)時鐘為主adc芯片產(chǎn)生；

18、根據(jù)所述采樣時鐘和所述數(shù)據(jù)時鐘輸出對應相位值，基于所述相位值判斷所述數(shù)據(jù)時鐘對應的相位狀態(tài)，將當前的所述相位狀態(tài)與第一次系統(tǒng)上電時數(shù)據(jù)時鐘對應的相位狀態(tài)做對比，響應于兩相位狀態(tài)相同，將當前的所述相位狀態(tài)作為目標相位值輸出。

19、進一步地，還包括：

20、響應于兩相位狀態(tài)不同時，輸出復位脈沖，重新輸出其中一種相位的數(shù)據(jù)時鐘，再對所述數(shù)據(jù)時鐘進行相位檢測和判斷，直至輸出目標相位值。

21、相對于現(xiàn)有技術(shù)，本申請所述的一種星載重軌干涉sar系統(tǒng)相位檢測同步系統(tǒng)及方法具有以下有益效果：

22、本申請所述的一種星載重軌干涉sar系統(tǒng)相位檢測同步系統(tǒng)及方法，該系統(tǒng)通過fpga芯片對高速adc芯片的數(shù)據(jù)時鐘進行相位檢測，可對400mhz的數(shù)據(jù)時鐘實現(xiàn)相位檢測，檢測后對相位進行判決然后對相位補償或糾正，該系統(tǒng)不需要更高時鐘頻率去檢測，且實現(xiàn)方法不需要占用較大資源；同時，該系統(tǒng)架構(gòu)設(shè)計簡單，僅依靠fpga芯片、時鐘緩沖器和多個adc芯片構(gòu)成，在完成時鐘頻率檢測的基礎(chǔ)上，有效降低了整個sar系統(tǒng)的設(shè)計成本。

技術(shù)特征：

1.一種星載重軌干涉sar系統(tǒng)相位檢測同步系統(tǒng)，其特征在于：

2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于：

3.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于：

4.根據(jù)權(quán)利要求3所述的系統(tǒng)，其特征在于：

5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征在于，還包括adc復位模塊：

6.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于：

7.根據(jù)權(quán)利要求2所述的系統(tǒng)，其特征在于：

8.根據(jù)權(quán)利要求1所述的系統(tǒng)，其特征在于：

9.一種星載重軌干涉sar系統(tǒng)相位檢測同步方法，用于權(quán)利要求1至8任一項所述的系統(tǒng)，其特征在于，包括：

10.根據(jù)權(quán)利要求9所述的方法，其特征在于，還包括：

技術(shù)總結(jié)
本申請?zhí)峁┝艘环N星載重軌干涉SAR系統(tǒng)相位檢測同步系統(tǒng)及方法，包括FPGA芯片、時鐘緩沖器和多個ADC芯片；時鐘緩沖器被配置為將生成的采樣時鐘分路至多個ADC芯片，多個ADC芯片之間保持相位同步，其中，采樣時鐘由輸入的外部參考時鐘經(jīng)第一鎖相環(huán)倍頻后生成；FPGA芯片內(nèi)配置有級聯(lián)的信號輸入模塊和相位檢測模塊，信號輸入模塊被配置為分別采樣由外部輸入的參考時鐘和由主ADC芯片輸入的數(shù)據(jù)時鐘，并基于數(shù)據(jù)時鐘輸出對應相位值，相位檢測模塊根據(jù)相位值進行相位檢測和判斷，控制輸出目標相位值。本申請可對400MHz的數(shù)據(jù)時鐘實現(xiàn)相位檢測，該系統(tǒng)無需更高時鐘頻率去檢測，且實現(xiàn)方法不需要占用較大資源。

技術(shù)研發(fā)人員：郭瑞,王鵬程,賀捷,滕陽,哈琳,包鳳卿,李興國,李峰輝
受保護的技術(shù)使用者：天津云遙宇航科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/14