一種對cis芯片的量產測試方法
【專利摘要】一種對CIS芯片的量產測試方法，基于FPGA模塊進行，包括：提供具有測試機和安裝有MIPI橋接芯片和FPGA模塊的測試載板的測試系統；測試機控制CIS芯片采集圖像；CIS芯片將圖像數據以高速串行信號的模式輸出到MIPI橋接芯片；MIPI橋接芯片在FPGA模塊控制下讀取高速串行信號，轉換成并行的低速數據信號上傳給FPGA模塊；FPGA模塊讀取并行的低速數據信號，進行技術處理，獲得計算結果，將計算結果在測試機的控制下上傳；測試機讀取結果后進行判斷和程序流程的控制。本發(fā)明通過專用的MIPI橋接芯片的數據轉換避免了對測試機的高速信號端口的依賴；同時采用FPGA內部DSP數據處理，提高了數據的計算速度，實現多工位并行數據運算，比依靠測試機工作站的串行計算縮短了數據處理時間。
【專利說明】一種對CIS芯片的量產測試方法
【技術領域】
[0001]本發(fā)明涉及集成電路量產測試【技術領域】，特別涉及一種基于FPGA的針對帶MIPI端口的CIS芯片量產測試方法。
【背景技術】
[0002]現有高端CIS(CM0S Image Sensor)芯片已經達到了 500萬以上像素的分辨率，也就是說，其采樣的每一幀圖像數據都會包含至少500組以上個圖像數據；而且為提高數據的傳輸效率，芯片大都采用移動通信行業(yè)處理器接口(Mobile Industry ProcessorInterface) MIPI作為圖像數據傳輸的通道，其數據輸出的速率最高可以達到IGbps。
[0003]傳統的CIS芯片量產的測試方式一般是采用專業(yè)的高端ATE自動測試設備(Automatic Test Equipment)進行處理。要滿足高端CIS芯片的測試需求,這些ATE設備就必須滿足以下條件:
[0004](I)具有高速的工作站用于高速處理海量的測試用圖像數據，以降低測試程序執(zhí)行的時間；
[0005](2)必須具有高速的數字信號通道模組用于接受來自MIPI接口的圖像數據；通常需要測試機數字通道硬件的數據接受速率至少能夠達到500Mbps甚至更高
[0006](3)測試機臺本身需要具有針對CIS芯片測試所需要的專用軟硬件模組。
[0007]如此一來，測試機臺的價格非常高昂；而且，由于所有數據必須上傳到工作站進行統一處理，在多工位芯片并行測試的模式下，所有數據處理只能夠串行地執(zhí)行，嚴重降低了測試程序的執(zhí)行效率，從而導致芯片測試成本的大幅上升，影響產品的競爭力。
【發(fā)明內容】
[0008]針對上述現有技術中存在的問題，本發(fā)明的目的在于提供執(zhí)行效率高，測試成本低的基于FPGA的針對帶MIPI端口的CIS芯片量產測試方法。
[0009]為了實現上述發(fā)明目的，本發(fā)明采用的技術方案如下:
[0010]一種對CIS芯片的量產測試方法，所述CIS芯片具有移動產業(yè)處理器接口 MIPI，所述方法基于現場可編程門陣列FPGA模塊進行，包括如下步驟:
[0011]步驟1:提供一種對CIS芯片的量產測試系統，包括:測試機，被測CIS芯片，測試載板，其中，測試載板上安裝MIPI橋接芯片和FPGA模塊；被測CIS芯片的MIPI端口的管腳與MIPI橋接芯片的MIPI輸入端口相連，MIPI橋接芯片的其他信號端口與FPGA模塊相連，受FPGA模塊控制；
[0012]步驟2:測試機通過與被測CIS芯片直連的數字通道控制CIS芯片采集圖像；
[0013]步驟3 =CIS芯片采集圖像后通過MIPI端口將圖像數據以高速串行信號的模式輸出到MIPI橋接芯片；
[0014]步驟4 =MIPI橋接芯片在FPGA模塊控制下讀取所述高速串行信號，轉換成并行的低速數據信號上傳給FPGA模塊；[0015]步驟5:FPGA模塊通過并行數據通道讀取MIPI橋接芯片轉換的并行的低速數據信號，進行技術處理，獲得計算結果；
[0016]步驟6 =FPGA模塊將計算結果在測試機的控制下進行上傳；
[0017]步驟7:測試機讀取結果后進行判斷和程序流程的控制；
[0018]步驟8:上述步驟2-7完成之后，測試機發(fā)送指令讓被測CIS芯片和FPGA模塊恢復到待機狀態(tài)，完成一個測試周期。
[0019]優(yōu)選地，在上述對CIS芯片的量產測試方法中，所述FPGA模塊以輔助外圍電路的模式作為測試載板電路的一部分直接安裝在測試載板上。
[0020]優(yōu)選地，在上述對CIS芯片的量產測試方法中，所述FPGA模塊被預先制作成電路子板，在應用時通過專用的連接器或接頭與測試載板連接。
[0021]進一步地，在上述對CIS芯片的量產測試方法中，所述FPGA模塊內部單元包括:中央控制模塊，數據計算模塊DSP，數據緩存模塊RAM，寄存器模塊和時鐘模塊PLL，其中，
[0022]中央控制模塊用于與上行測試機以及下行MIPI橋接芯片的通信及數據交流并控制整個FPGA模塊內部系統的協同工作，接受測試機的指令，控制MIPI橋接芯片的工作，控制內部單元對數據進行相應的處理，并將最終計算結果上傳測試機；
[0023]DSP用于在中央控制模塊的控制下對存儲在RAM中的原始圖像數據進行計算處理，并返回結果；所有圖像處理所需的算法程序全部預存于RAM內，由中央控制模塊負責選擇具體函數；
[0024]RAM用于存儲兩類數據信息:從外部讀取的原始圖像數據，DSP的計算結果及中間數據；RAM的數據以及地址端口通過總線同時和中央控制模塊以及DSP連接，以便中央控制模塊的原始數據寫入和DSP的數據讀取以及結果寫回；
[0025]寄存器模塊用于保存各類設置FPGA模塊工作的參數，以及FPGA模塊在工作中的各種結果和狀態(tài)信息；測試機通過中央控制模塊可以實現對寄存器的隨機數據讀寫操作；
[0026]PLL用于提供FPGA模塊內部以及外部電路所需的各種參考時鐘，以確保整個系統的時鐘域的一致性；時鐘源分別由測試機或測試載板上的本地晶振提供；由測試機提供的時鐘源確保整個系統和測試機嚴格共用同一時鐘域；由測試載板上的本地晶振提供的時鐘源確保時鐘域的精度和低噪特性；工作時，PLL模塊根據具體應用的特征和需求，選擇適合的參考時鐘源。
[0027]進一步地，在上述對CIS芯片的量產測試方法中，被測CIS芯片以及FPGA模塊，MIPI芯片的電源由測試機提供。
[0028]進一步地，在上述對CIS芯片的量產測試方法中，測試機通過直連的數據通道對被測CIS芯片進行配置，確保CIS芯片正常工作，采集光源信號并將數字圖像的數據通過高速MIPI端口發(fā)送至測試載板。
[0029]進一步地，在上述對CIS芯片的量產測試方法中，測試機對FPGA模塊系統進行配置，對寄存器進行參數寫入，設置FPGA模塊系統的工作方式和工作條件。
[0030]進一步地，在上述對CIS芯片的量產測試方法中，所述步驟5包括:
[0031]步驟501 =FPGA模塊從測試機收到明確的開始信號后，FPGA模塊內部的中央控制模塊開始從并行數據端口讀取圖像數據并保存到RAM ；
[0032]步驟502:當一幀完整的圖像數據接受完畢后，中央控制模塊啟動DSP ；[0033]步驟503:DSP根據預存在寄存器里的配置信息，選擇所需的參數以及算法函數對RAM內的原始圖像數據進行處理，并將結果一并保存到RAM內特定的位置；
[0034]所述步驟6包括:當數據計算完成以后，FPGA模塊的中央控制模塊通過特定的數字信號通道通知測試機；
[0035]所述步驟7包括:測試機接收到通知信號以后與FPGA模塊進行溝通，通過和FPGA模塊相連的數據端口把所需的計算處理結果讀取到測試機的工作站并進行最終的判斷和流程控制。
[0036]進一步地，在上述對CIS芯片的量產測試方法中，所述被測CIS芯片的與MIPI端口無關的信號端口通過測試載板直接和測試機的想關硬件資源連接，從而確保CIS芯片的所有通用測試項目可由測試機直接完成。
[0037]本發(fā)明通過專用的MIPI橋接芯片的數據轉換避免了對測試機的高速信號端口的依賴；同時采用FPGA內部DSP的數據處理的方法不僅大幅提高了數據的計算速度，而且由于能夠實現多工位并行數據運算，相比原來依靠測試機工作站的串行計算大幅縮短了數據處理時間。
【專利附圖】
【附圖說明】
[0038]圖1為本發(fā)明一實施例中所使用的基于FPGA的CIS芯片測試系統不意圖；
[0039]圖2為本發(fā)明一實施例中FPGA模塊示意圖。
【具體實施方式】
[0040]為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，下面結合實施例及附圖，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0041]本發(fā)明涉及帶有移動通信行業(yè)處理器接口 MIPI (Mobile Industry ProcessorInterface)高速端口的CIS (CMOS Image Sensor)芯片的量產測試技術,該技術能夠采用現場可編程門陣列FPGA (Field Programmable Gate Array)芯片以及MIPI串轉并的數據橋接芯片來實現CIS芯片的量產需求CP(Chip Probe)測試和FT(Final Test)測試。
[0042]圖1所示為本發(fā)明一實施例中所使用的基于FPAG模塊(FPAG芯片)的CIS芯片測試系統，主要涉及對CIS芯片的圖像數據采集、轉換、存儲和計算處理以及判斷；FPGA模塊負責整個系統的主控和數據處理，通過MIPI橋接芯片采集來自CIS芯片的數據，并進行處理將結果上傳給測試機，從而實現CIS芯片的圖像數據部分的測試。對于目前某些高端FPGA芯片，已經擁有專門的可編程高速信號端口，MIPI橋接電路可以合并到FPGA芯片里，通過內部電路來實現，從而進一步簡化整個系統。
[0043]如圖1所示，被測CIS芯片的電源由測試機提供，與MIPI端口無關的信號端口也通過測試載板直接和測試機的想關硬件資源連接，從而確保CIS芯片的所有通用的測試項目依然可以由測試機直接完成，比如Open-short, Leakage, IDDQ和SCAN等測試項目。
[0044]與CIS芯片MIPI端口相關的管腳和安裝在測試載板上的MIPI橋接電路(橋接芯片)相連；而MIPI橋接電路和FPGA模塊相連，受FPGA模塊控制。
[0045]在測試時，測試機通過直連的數字通道控制CIS芯片采集圖像并通過MIPI端口將圖像數據以高速串行信號的模式輸出到MIPI橋接電路。MIPI橋接電路在FPGA模塊的控制下讀取該高速信號，實時同步地將串行高速信號轉換成并行的低速數據信號，并上傳給FPGA模塊。MIPI橋接電路和CIS芯片的MIPI端口的參考時鐘由FPGA模塊統一提供，確保時鐘域的同步。FPGA模塊通過并行數據通道讀取MIPI橋接電路轉化的圖像數據，對數據按照預設的算法進行計算處理，并獲得計算結果。最終FPGA模塊會將結果判斷處理后在測試機的控制下進行上傳。測試機在讀取結果后進行判斷和程序流程的控制。
[0046]FPGA模塊內部單元如圖2所示，主要包括:中央控制模塊，數據計算模塊DSP，數據緩存模塊RAM，寄存器(Register)模塊和時鐘模塊PLL。
[0047]中央控制模塊(控制單元)負責控制整個FPGA模塊內部系統的協同工作，接受測試機的指令，控制MIPI橋接芯片的工作，控制FPGA模塊各內部單元對數據進行相應的處理，并將最終計算結果上傳測試機。在FPGA模塊內，控制單元同時負責和上行測試機以及下行MIPI橋接芯片的通信及數據交流。
[0048]數據計算模塊DSP (計算單元)主要負責在中控單元的控制下對存儲在RAM中的原始圖像數據進行計算處理，并返回結果。所有圖像處理所需的算法程序全部預存于其內部的ROM內，由控制單元負責選擇具體函數。
[0049]數據緩存模塊RAM主要存儲兩類數據信息:從外部讀取的原始圖像數據，DSP的計算結果及中間數據。該模塊的數據以及地址端口通過總線同時和控制單元以及計算單元連接，以便控制單元的原始數據寫入和計算單元的數據讀取以及結果寫回。
[0050]寄存器(Register)模塊主要保存各類設置FPGA模塊工作的參數，以及FPGA模塊在工作中的各種結果和狀態(tài)信息。測試機通過通用控制單元可以實現對寄存器的隨機數據讀寫操作。
[0051 ] 時鐘模塊PLL負責提供FPGA模塊內部以及外部電路所需的各種參考時鐘，以確保整個系統的時鐘域的一致性。它的時鐘來源可有兩個，一個是由測試機提供，確保整個系統和測試機嚴格共用時鐘域；另一個是由測試板上的本地晶振提供，確保時鐘域的精度和低噪特性。工作時，系統可以根據具體應用的特征和需求，選擇適合的參考時鐘源。
[0052]上述FPGA模塊的測試系統的應用方式主要有兩種:
[0053](I)全定制電路的模式:FPGA模塊系統以輔助外圍電路的模式作為測試載板電路的一部分直接安裝在測試載板上。該模式可以實現電路的規(guī)模最小化，信號質量的優(yōu)化以及故障率的最低化。
[0054](2)專用子板模式:FPGA模塊系統被預先制作成電路子板，在應用時通過專用的連接器或接頭和測試載板(母板)連接，并通過母板和測試機以及被測的CIS芯片連接。該模式可以提高硬件的重復使用率并方便維護維修，降低使用成本。
[0055]具體來說，使用圖2所示的FPGA模塊對CIS芯片進行量產測試的工作方式和流程可以包括:
[0056]由測試機對FPGA模塊系統進行適當配置，既對相應的寄存器進行參數寫入，設置整個系統的工作方式和工作條件。同時，如果需要，測試機會向系統提供一個預設的參考時鐘信號，確保系統工作正常；同時控制單元會按照寄存器內的配置參數設置PLL的參考時鐘選擇以及工作模式，并把適當的時鐘信號發(fā)送給MIPI橋接電路以及被測CIS芯片。
[0057]測試機通過直連的數據連通道(數據線)對被測的CIS芯片進行配置，確保CIS芯片正常工作，采集光源信號并將數字圖像的數據通過高速MIPI端口發(fā)送到測試載板。與此同時，測試載板上的MIPI橋接電路會實時地把高速串行信號轉換成并行的數據信號。
[0058]從測試機收到明確的開始信號后，FPGA模塊內部的控制單元會開始從并行數據端口讀取原始圖像數據并保存到緩沖區(qū)(RAM)。當一幀完整的圖像數據接受完畢后，控制單元會啟動數據處理單元，根據預存在寄存器里的配置信息，選擇所需的參數以及算法函數對緩存區(qū)內的原始圖像數據進行處理，并將結果一并保存到緩存區(qū)內特定的位置。
[0059]當數據計算完成以后，FPGA模塊中的控制單元會通過特定的數字信號通道通知測試機。測試機在接收到通知信號以后會和FPGA模塊進行溝通，通過和FPGA模塊相連的數據端口把所需的計算處理結果讀取到測試機的工作站并進行最終的判斷和流程控制。
[0060]當上述所有工作完成以后，測試機發(fā)送指令讓被測芯片和FPGA模塊系統回復到待機狀態(tài)，從而完成一個測試周期。
[0061]在實際的量產測試中，為提高測試的執(zhí)行效率往往會采用多芯片同時并測的方式。但是，由于每顆被測芯片都是互相獨立的，所以針對每顆芯片都需要一組獨立的測試系統，每個工位上的芯片都必須有對應的獨立的高速信號的橋接芯片。在本發(fā)明中，FPGA模塊可以通過充分利用內部資源的方式將多個獨立工作的系統副本配置于一顆FPGA模塊內部，從而提高電路以及器件的使用效率。FPGA模塊內部每一個副本都是前述FPGA模塊內部系統的一個完整拷貝，能夠互相獨立地并且并行地處理每個工位上的芯片的數據。
[0062]上述實施例采用在CP或FT測試的載板上配置以FPGA模塊和MIPI橋接芯片為核心的本地化數據處理系統，取代原本需要高端測試機執(zhí)行的數據處理工作，實現了測試成本和執(zhí)行效率的優(yōu)化。
[0063]以上所述實施例僅表達了本發(fā)明的實施方式，其描述較為具體和詳細，但并不能因此而理解為對本發(fā)明專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本發(fā)明構思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應以所附權利要求為準。
【權利要求】
1.一種對CIS芯片的量產測試方法，其特征在于，所述CIS芯片具有移動通信行業(yè)處理器接口 MIPI，所述方法基于現場可編程門陣列FPGA模塊進行，包括如下步驟: 步驟1:提供一種對CIS芯片的量產測試系統，包括:測試機，被測CIS芯片，測試載板，其中，測試載板上安裝MIPI橋接芯片和FPGA模塊；被測CIS芯片的MIPI端口的管腳與MIPI橋接芯片的MIPI輸入端口相連，MIPI橋接芯片的其它信號端口與FPGA模塊相連，受FPGA模塊控制； 步驟2:測試機通過與被測CIS芯片直連的數字通道控制CIS芯片采集圖像； 步驟3:CIS芯片采集圖像后通過MIPI端口將圖像數據以高速串行信號的模式輸出到MIPI橋接芯片； 步驟4 =MIPI橋接芯片在FPGA模塊控制下讀取所述高速串行信號，轉換成并行的低速數據信號上傳給FPGA模塊； 步驟5 =FPGA模塊通過并行數據通道讀取MIPI橋接芯片轉換的并行的低速數據信號，進行技術處理，獲得計算結果； 步驟6 =FPGA模塊將計算結果在測試機的控制下進行上傳； 步驟7:測試機讀取結果后進行判斷和程序流程的控制； 步驟8:上述步驟2-7完成之后，測試機發(fā)送指令讓被測CIS芯片和FPGA模塊恢復到待機狀態(tài)，完成一個測試周期。`
2.根據權利要求1所述的對CIS芯片的量產測試方法，其特征在于，所述FPGA模塊以輔助外圍電路的模式作為測試載板電路的一部分直接安裝在測試載板上。
3.根據權利要求1所述的對CIS芯片的量產測試方法，其特征在于，所述FPGA模塊被預先制作成電路子板，在應用時通過專用的連接器或接頭與測試載板連接。
4.根據權利要求2或3所述的對CIS芯片的量產測試方法，其特征在于，所述FPGA模塊內部單元包括:中央控制模塊，數據計算模塊DSP，數據緩存模塊RAM，寄存器模塊和時鐘模塊PLL，其中， 中央控制模塊用于與上行測試機以及下行MIPI橋接芯片的通信及數據交流并控制整個FPGA模塊內部系統的協同工作，接受測試機的指令，控制MIPI橋接芯片的工作，控制內部單元對數據進行相應的處理，并將最終計算結果上傳測試機； DSP用于在中央控制模塊的控制下對存儲在RAM中的原始圖像數據進行計算處理，并返回結果；所有圖像處理所需的算法程序全部預存于RAM內，由中央控制模塊負責選擇具體函數； RAM用于存儲兩類數據信息:從外部讀取的原始圖像數據，DSP的計算結果及中間數據；RAM的數據以及地址端口通過總線同時和中央控制模塊以及DSP連接，以便中央控制模塊的原始數據寫入和DSP的數據讀取以及結果寫回； 寄存器模塊用于保存各類設置FPGA模塊工作的參數，以及FPGA模塊在工作中的各種結果和狀態(tài)信息；測試機通過中央控制模塊可以實現對寄存器的隨機數據讀寫操作； PLL用于提供FPGA模塊內部以及外部電路所需的各種參考時鐘，以確保整個系統的時鐘域的一致性；時鐘源分別由測試機或測試載板上的本地晶振提供；由測試機提供的時鐘源確保整個系統和測試機嚴格共用同一時鐘域；由測試載板上的本地晶振提供的時鐘源確保時鐘域的精度和低噪特性；工作時，PLL模塊根據具體應用的特征和需求，選擇適合的參考時鐘源。
5.根據權利要求4所述的對CIS芯片的量產測試方法，其特征在于，被測CIS芯片以及FPGA模塊，MIPI芯片的電源由測試機提供。
6.根據權利要求4所述的對CIS芯片的量產測試方法，其特征在于， 測試機通過直連的數據通道對被測CIS芯片進行配置，確保CIS芯片正常工作，采集光源信號并將數字圖像的數據通過高速MIPI端口發(fā)送至測試載板。
7.根據權利要求4所述的對CIS芯片的量產測試方法，其特征在于，測試機對FPGA模塊系統進行配置，對 寄存器進行參數寫入，設置FPGA模塊系統的工作方式和工作條件。
8.根據權利要求4所述的對CIS芯片的量產測試方法，其特征在于，所述步驟5包括: 步驟501:FPGA模塊從測試機收到明確的開始信號后，FPGA模塊內部的中央控制模塊開始從并行數據端口讀取圖像數據并保存到RAM ； 步驟502:當一幀完整的圖像數據接受完畢后，中央控制模塊啟動DSP ； 步驟503 =DSP根據預存在寄存器里的配置信息，選擇所需的參數以及算法函數對RAM內的原始圖像數據進行處理，并將結果一并保存到RAM內特定的位置； 所述步驟6包括:當數據計算完成以后，FPGA模塊的中央控制模塊通過特定的數字信號通道通知測試機； 所述步驟7包括:測試機接收到通知信號以后與FPGA模塊進行溝通，通過和FPGA模塊相連的數據端口把所需的計算處理結果讀取到測試機的工作站并進行最終的判斷和流程控制。
9.根據權利要求1所述的對CIS芯片的量產測試方法，其特征在于，所述被測CIS芯片的與MIPI端口無關的信號端口通過測試載板直接和測試機的想關硬件資源連接，從而確保CIS芯片的所有通用測試項目可由測試機直接完成。
【文檔編號】G01R31/28GK103558543SQ201310590059
【公開日】2014年2月5日 申請日期:2013年11月20日 優(yōu)先權日:2013年11月20日
【發(fā)明者】關牮 申請人:太倉思比科微電子技術有限公司