專利名稱：波形發(fā)生器和使用該波形發(fā)生器的測(cè)試裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種產(chǎn)生任意波形的波形發(fā)生器。
背景技術(shù)：
測(cè)試半導(dǎo)體器件(以下稱為被測(cè)試器件(Device Under Test =DUT))的測(cè)試裝置 具有產(chǎn)生提供給DUT的任意波形信號(hào)的功能(參見(jiàn)專利文獻(xiàn)1 4)。在專利文獻(xiàn)2的圖6中，公開(kāi)了一種波形發(fā)生器，其具有產(chǎn)生置位脈沖的置位脈沖 生成部；產(chǎn)生復(fù)位脈沖的復(fù)位脈沖生成部；由置位脈沖進(jìn)行置位、由復(fù)位脈沖進(jìn)行復(fù)位的 觸發(fā)器。在該技術(shù)中，對(duì)置位脈沖生成部和復(fù)位脈沖生成部分別設(shè)置使頻率與基準(zhǔn)時(shí)鐘相 同的脈沖信號(hào)延遲的多個(gè)即L個(gè)(L為2以上的整數(shù))可變延遲裝置。在多個(gè)可變延遲裝 置中設(shè)有不同的延遲量。置位脈沖生成部的多個(gè)可變延遲裝置的輸出被多路化而輸入到觸 發(fā)器的置位端子，復(fù)位脈沖生成部的多個(gè)可變延遲裝置的輸出被多路化而輸入到觸發(fā)器的 復(fù)位端子。通過(guò)控制各可變延遲裝置的延遲量，能夠從觸發(fā)器輸出最大具有基準(zhǔn)時(shí)鐘的L 倍頻率的任意波形信號(hào)。專利文獻(xiàn)1 日本特開(kāi)平10-232271號(hào)公報(bào)專利文獻(xiàn)2 日本特開(kāi)平11-304888號(hào)公報(bào)專利文獻(xiàn)3 日本特開(kāi)2000-39469號(hào)公報(bào)專利文獻(xiàn)4 日本特開(kāi)2006-112873號(hào)公報(bào)

發(fā)明內(nèi)容
在專利文獻(xiàn)2的圖6的技術(shù)中，各可變延遲裝置使頻率與基準(zhǔn)時(shí)鐘相同的脈沖信 號(hào)延遲。因此，無(wú)法在1個(gè)基準(zhǔn)時(shí)鐘的周期內(nèi)對(duì)同一可變延遲裝置設(shè)定2次延遲量。在本說(shuō)明書中，將該條件稱為“接近限制”。在現(xiàn)有的結(jié)構(gòu)中，若違反接近限制則必 須無(wú)視在同一可變延遲電路中第2次設(shè)定的延遲，因此出現(xiàn)無(wú)法生成想要的波形，并且信 號(hào)的比特率(bit rate)低于基準(zhǔn)時(shí)鐘的L倍的問(wèn)題。本發(fā)明是鑒于這種狀況而完成的，其目的之一在于提供一種可防止違反接近限制 的產(chǎn)生的波形發(fā)生器。本發(fā)明的一個(gè)方案涉及波形發(fā)生器。一種波形發(fā)生器，包括m個(gè)置位用可變延遲 電路，各自對(duì)基準(zhǔn)脈沖信號(hào)提供與置位定時(shí)信號(hào)相應(yīng)的可變延遲，其中m為2以上的整數(shù)； m個(gè)復(fù)位用可變延遲電路，對(duì)基準(zhǔn)脈沖信號(hào)施加與復(fù)位定時(shí)信號(hào)相應(yīng)的可變延遲；觸發(fā)器， 通過(guò)被多路化了的上述m個(gè)置位用可變延遲電路的輸出信號(hào)而被置位，通過(guò)被多路化了的 上述m個(gè)復(fù)位用可變延遲電路的輸出信號(hào)而被復(fù)位；以及波形整形器，按預(yù)定周期將定時(shí) 設(shè)定數(shù)據(jù)以η個(gè)為一組進(jìn)行接受，分配給上述m個(gè)置位用可變延遲電路和上述m個(gè)復(fù)位用 可變延遲電路，其中，上述定時(shí)設(shè)定數(shù)據(jù)包含表示要生成的輸出信號(hào)的正沿的定時(shí)置位定 時(shí)信號(hào)和表示負(fù)沿的定時(shí)的復(fù)位定時(shí)信號(hào)的任意組合，并且η為2以上的整數(shù)。上述整形 器包括分類部，根據(jù)上述η個(gè)定時(shí)設(shè)定數(shù)據(jù)分別表示的定時(shí)的順序分類該η個(gè)定時(shí)設(shè)定數(shù)據(jù)；開(kāi)放處理部，參照分類出的η個(gè)上述定時(shí)設(shè)定數(shù)據(jù)，檢測(cè)置位定時(shí)信號(hào)的連續(xù)或復(fù)位定 時(shí)信號(hào)的連續(xù)，使連續(xù)的置位定時(shí)信號(hào)的一方無(wú)效，使、連續(xù)的復(fù)位定時(shí)信號(hào)的一方無(wú)效； 以及邊沿分配部，從上述m個(gè)置位用可變延遲電路中直至當(dāng)前的使用次數(shù)最低者開(kāi)始依次 分配未被無(wú)效而余留的置位定時(shí)信號(hào)，將從上述m個(gè)復(fù)位用可變延遲電路中直至當(dāng)前的使 用次數(shù)最低者開(kāi)始依次分配未被無(wú)效而余留的復(fù)位定時(shí)信號(hào)。根據(jù)該方案，通過(guò)使連續(xù)的相同邊沿?zé)o效，從而確?？勺冄舆t電路的資源，進(jìn)而， 通過(guò)將置位定時(shí)信號(hào)、復(fù)位定時(shí)信號(hào)從使用次數(shù)低的可變延遲電路開(kāi)始分配，從而能夠防 止違反接近限制的產(chǎn)生。邊沿分配部可以將未被無(wú)效而余留的置位定時(shí)信號(hào)從第1置位用可變延遲電路 至第m置位用可變延遲電路依次循環(huán)分配，將未被無(wú)效而余留的復(fù)位定時(shí)信號(hào)從第1復(fù)位 用可變延遲電路至第m復(fù)位用可變延遲電路依次循環(huán)分配。通過(guò)循環(huán)使用多個(gè)可變延遲電路，來(lái)使各延遲電路的使用次數(shù)均等地各增加1 個(gè)，因此能夠始終對(duì)使用次數(shù)最小的延遲電路分配置位(/復(fù)位)定時(shí)信號(hào)。本發(fā)明的其他方案為一種測(cè)試裝置。該測(cè)試裝置具有上述波形發(fā)生器。另外，以上結(jié)構(gòu)要素的任意組合、本發(fā)明的結(jié)構(gòu)要素、表現(xiàn)在方法、裝置、系統(tǒng)等之 間相互置換而得到的方式作為本發(fā)明的方式也是有效的。根據(jù)本發(fā)明的方式，能夠防止違反接近限制的產(chǎn)生。


圖1是表示實(shí)施方式的測(cè)試裝置的結(jié)構(gòu)的框圖。圖2是表示由延遲電路進(jìn)行的數(shù)據(jù)轉(zhuǎn)換的情況的圖。圖3是表示圖1的波形整形器的結(jié)構(gòu)的框圖。圖4是表示圖3的波形整形器的具體結(jié)構(gòu)例的電路圖。圖5是表示圖4的譯碼器的結(jié)構(gòu)例的電路圖。圖6是圖1的波形整形器的狀態(tài)轉(zhuǎn)變圖。圖7是表示圖1的波形發(fā)生器的工作的時(shí)序圖。圖8是使用了現(xiàn)有結(jié)構(gòu)的波形發(fā)生器的時(shí)序圖。標(biāo)號(hào)說(shuō)明1…圖形(pattern)生成器、2…定時(shí)發(fā)生器、3…波形整形器、5…驅(qū)動(dòng)器、10···波 形發(fā)生器、20···置位脈沖產(chǎn)生部、22…復(fù)位脈沖產(chǎn)生部、24···延遲電路、FF…觸發(fā)器、10(l··· 測(cè)試裝置、VDS···置位用可變延遲電路、VDR···復(fù)位用可變延遲電路、ORPhOR門極、0R2…OR 門極、120…DUT、30…分類部、32···邊沿控制器、33···開(kāi)放處理部、34···邊沿分配部、36···第1 計(jì)數(shù)器、38···第2計(jì)數(shù)器。
具體實(shí)施例方式以下，參照附圖并基于優(yōu)選實(shí)施方式對(duì)本發(fā)明進(jìn)行說(shuō)明。對(duì)各圖所示的相同或等 效的結(jié)構(gòu)要素、部件、處理標(biāo)以相同的標(biāo)號(hào)，適當(dāng)省略重復(fù)的說(shuō)明。另外，實(shí)施方式并不用于 限定發(fā)明而僅是例示，記載于實(shí)施方式中的所有特征及其組合并不一定是本發(fā)明的本質(zhì)。在本說(shuō)明書中，“部件A與部件B連接的狀態(tài)”是指除了包含部件A與部件B直接物理連接的情況之外，還包含部件A與部件B通過(guò)不會(huì)對(duì)電連接狀態(tài)帶來(lái)影響的其他部件 而間接連接的情況。同樣地，“部件C設(shè)置在部件A與部件B之間的狀態(tài)”是指除了包含部 件A與部件C、或者部件B與部件C直接連接的情況之外，還包含通過(guò)不會(huì)對(duì)電連接狀態(tài)帶 來(lái)影響的其他部件而間接連接的情況。圖1是表示實(shí)施方式的測(cè)試裝置100的結(jié)構(gòu)的框圖。測(cè)試裝置100具有圖形生成 器1、定時(shí)發(fā)生器2、波形發(fā)生器10以及驅(qū)動(dòng)器5。圖形生成器1產(chǎn)生應(yīng)該提供給DUT120的 數(shù)據(jù)串(測(cè)試圖形TP)。定時(shí)發(fā)生器2基于測(cè)試圖形TP，按預(yù)定周期(以下稱為速率(rate)周期Tkate)生 成設(shè)定應(yīng)該提供給DUT120的輸出信號(hào)Sout的正沿和負(fù)沿的定時(shí)的k個(gè)(k為自然數(shù))定 時(shí)設(shè)定數(shù)據(jù)TP1 TPk。測(cè)試裝置100內(nèi)部的數(shù)字電路與基準(zhǔn)時(shí)鐘REFCLK同步工作。將基準(zhǔn)時(shí)鐘REFCLK 的頻率的倒數(shù)稱為基準(zhǔn)周期TKEF?；鶞?zhǔn)周期Tkef既可以與速率周期Teate相同，也可以是速率 周期Tkate的整數(shù)倍或非整數(shù)倍(分?jǐn)?shù)倍)。定時(shí)設(shè)定數(shù)據(jù)TP1 TPk可分別取以下3個(gè)中的任一值。1.表示波形發(fā)生器10應(yīng)該產(chǎn)生的輸出信號(hào)Sout的正沿的定時(shí)的置位定時(shí)(set timing)信號(hào) S2.表示負(fù)沿的定時(shí)的復(fù)位定時(shí)信號(hào)R3.不指定正沿、負(fù)沿中任一者的定時(shí)的空數(shù)據(jù)E例如，定時(shí)設(shè)定數(shù)據(jù)TP1-TPk可以各自包含其數(shù)據(jù)為正沿時(shí)所斷言(=1)的置 位標(biāo)志SET、其數(shù)據(jù)為負(fù)沿時(shí)所斷言的復(fù)位標(biāo)志RST、以及表示邊沿的定時(shí)的時(shí)鐘數(shù)據(jù)CD。 這種情況表示當(dāng)SET = 1、RST = 0時(shí)，定時(shí)設(shè)定數(shù)據(jù)為置位定時(shí)信號(hào)S，當(dāng)SET = 0、RST =1時(shí)，定時(shí)設(shè)定數(shù)據(jù)為復(fù)位定時(shí)信號(hào)R，當(dāng)SET = 0、RST = 0時(shí)，定時(shí)設(shè)定數(shù)據(jù)為空數(shù)據(jù) E。定時(shí)設(shè)定數(shù)據(jù)的數(shù)據(jù)格式不限于此，也可采用其他格式，這對(duì)于本領(lǐng)域技術(shù)人員而言能 夠理解。定時(shí)設(shè)定數(shù)據(jù)TP的時(shí)鐘數(shù)據(jù)⑶可取Ons至速率周期Τ_之間的任意值。在速率 周期Teate為4ns時(shí)，時(shí)鐘數(shù)據(jù)CD被設(shè)定在0 的范圍，在速率周期Teate為tos時(shí)，時(shí) 鐘數(shù)據(jù)⑶被設(shè)定在0 6ns的范圍。測(cè)試裝置100在兩個(gè)階段對(duì)輸出信號(hào)Sout的邊沿的定時(shí)進(jìn)行調(diào)節(jié)。即，在前級(jí)施 加以基準(zhǔn)周期Tke乂4ns)為單位的數(shù)字延遲，在后級(jí)基于從延遲電路M輸出的定時(shí)設(shè)定數(shù) 據(jù)T1 Tn，模擬地施加小于基準(zhǔn)周期Tkef的微小延遲(0 ^s)。延遲電路M為了施加前級(jí)的數(shù)字的粗略延遲而設(shè)置。即，延遲電路M根據(jù)需要 使定時(shí)設(shè)定數(shù)據(jù)TP1 TPk以基準(zhǔn)周期Tkef為單位發(fā)生延遲。通過(guò)延遲電路對(duì)，使要提供給 DUT120的輸出信號(hào)Sout的定時(shí)以基準(zhǔn)周期Tkef單位進(jìn)行移位。延遲電路M可由移位寄存 器或計(jì)數(shù)器等數(shù)字電路構(gòu)成。延遲電路M將按速率周期Tkate以k個(gè)為一組輸入的定時(shí)設(shè)定數(shù)據(jù)TP轉(zhuǎn)換為按基 準(zhǔn)周期Tkef的以η個(gè)為一組的定時(shí)設(shè)定數(shù)據(jù)T1 Τη，輸出到后級(jí)的整形器3。在基準(zhǔn)周期Tkef不同時(shí)，使相對(duì)定時(shí)發(fā)生器2位于前級(jí)的電路塊(block)與比波形 整形器3位于后級(jí)的電路塊之間同步。波形發(fā)生器10按每個(gè)基準(zhǔn)周期Tkef接收η個(gè)定時(shí) 設(shè)定數(shù)據(jù)T1 Τη。定時(shí)設(shè)定數(shù)據(jù)T1 Tn所包含的時(shí)鐘數(shù)據(jù)被轉(zhuǎn)換為Ons 基準(zhǔn)周期Tkef之間的值。圖2是表示由延遲電路M進(jìn)行的數(shù)據(jù)轉(zhuǎn)換的情況的圖。圖2示出基準(zhǔn)周期Tkef = ^s、速率周期Teate = 6ns時(shí)的工作。當(dāng)基準(zhǔn)周期Tkef與速率周期T_ 一致時(shí)，不需要特別 級(jí)的處理。返回到圖1。波形發(fā)生器10基于定時(shí)設(shè)定數(shù)據(jù)T1 Tn所包含的置位定時(shí)信號(hào)S 和復(fù)位定時(shí)信號(hào)R來(lái)生成輸出信號(hào)Sout。輸出信號(hào)Sout通過(guò)驅(qū)動(dòng)器5而提供給DUT120。以上是測(cè)試裝置100的整體結(jié)構(gòu)。接著說(shuō)明實(shí)施方式的波形發(fā)生器10的結(jié)構(gòu)。波形發(fā)生器10具有波形整形器(Format Controller，格式控制器)3、置位脈沖產(chǎn) 生部20、復(fù)位脈沖產(chǎn)生部22以及觸發(fā)器FF。置位脈沖產(chǎn)生部20包括m(m為自然數(shù))個(gè)置位用可變延遲電路VDS1 VD、和OR 門極ORl。置位用可變延遲電路VDS1 VD、分別對(duì)與基準(zhǔn)時(shí)鐘REFCLK同步的基準(zhǔn)脈沖信 號(hào)PSl PSm施加與相對(duì)應(yīng)的置位定時(shí)信號(hào)Sl Sm相應(yīng)的可變延遲。從m個(gè)置位用可變 延遲電路VDS1 VD、輸出的置位脈沖信號(hào)SPl SRii被OR門極ORl多路化，多路化置位 脈沖信號(hào)SP提供給后級(jí)的觸發(fā)器FF的置位端子。同樣地，復(fù)位脈沖產(chǎn)生部22包括m個(gè)復(fù)位用可變延遲電路VDR1 VDRm和OR門極 0R2。復(fù)位用可變延遲電路VDR1 VDIim分別對(duì)頻率與基準(zhǔn)時(shí)鐘REFCLK相同的基準(zhǔn)脈沖信 號(hào)PRl PRm施加與相對(duì)應(yīng)的復(fù)位定時(shí)信號(hào)Rl Rm相應(yīng)的可變延遲。從m個(gè)復(fù)位用可變 延遲電路VDR1 VDRm輸出的復(fù)位脈沖信號(hào)RPl RPm被OR門極0R2多路化，提供給后級(jí) 的觸發(fā)器FF的復(fù)位端子。觸發(fā)器FF按多路化置位脈沖信號(hào)SP的定時(shí)被置位，按多路化復(fù)位脈沖信號(hào)RP的 定時(shí)被復(fù)位。波形整形器3按基準(zhǔn)周期Tkef將定時(shí)設(shè)定數(shù)據(jù)T1 Tn作為η個(gè)置位而接收。如 上所述，定時(shí)設(shè)定數(shù)據(jù)T1 Tn包含表示要生成的輸出信號(hào)Sout的正沿的定時(shí)的置位定時(shí) 信號(hào)S與表示負(fù)沿的定時(shí)的復(fù)位定時(shí)信號(hào)R的任意組合。波形整形器3將置位定時(shí)信號(hào)S 分別分配給m個(gè)置位用可變延遲電路VDS1 VD^1中的任一個(gè)。同樣地，波形整形器3將復(fù) 位定時(shí)信號(hào)R分別分配給m個(gè)復(fù)位用可變延遲電路VDR1 VDRm中的任一個(gè)。圖3是表示波形整形器3的結(jié)構(gòu)的框圖。波形整形器3包括分類部30和邊沿控制器32。分類部30按照η個(gè)定時(shí)設(shè)定數(shù)據(jù)T1 Tn各自的時(shí)鐘數(shù)據(jù)CD表示的定時(shí)的順序 而對(duì)它們進(jìn)行分類。邊沿控制器32包括開(kāi)放處理部33和邊沿分配部34。開(kāi)放處理部33參照分類出的η個(gè)定時(shí)設(shè)定數(shù)據(jù)TS1 ^η，檢測(cè)置位定時(shí)信號(hào)S的 連續(xù)，使連續(xù)的置位定時(shí)信號(hào)S的一方(在本實(shí)施方式中為時(shí)間上靠后的一方)無(wú)效。同樣 地，開(kāi)放處理部33檢測(cè)復(fù)位定時(shí)信號(hào)R的連續(xù)，使連續(xù)的復(fù)位定時(shí)信號(hào)R的一方無(wú)效。正 沿的連續(xù)、負(fù)沿的連續(xù)不會(huì)對(duì)波形的狀態(tài)帶來(lái)變化，所以，通過(guò)使一方無(wú)效，能夠防止硬件 資源被浪費(fèi)使用，具體而言能夠防止置位用可變延遲電路VDS和復(fù)位用可變延遲電路VDR 被浪費(fèi)使用。邊沿分配部34將未被無(wú)效而余留的置位定時(shí)信號(hào)S從m個(gè)置位用可變延遲電路 VDS1 VD^11中直至當(dāng)前的使用次數(shù)最低者開(kāi)始依次進(jìn)行分配。同樣地，邊沿分配部34將未被無(wú)效而余留的復(fù)位定時(shí)信號(hào)RWm個(gè)復(fù)位用可變延遲電路VDIi1 VDRm中直至當(dāng)前的 使用次數(shù)最低者開(kāi)始依次進(jìn)行分配。邊沿分配部34也可以將未被無(wú)效而殘留的置位定時(shí)信號(hào)S按照從第1置位用可 變延遲電路VDS1到第m置位用可變延遲電路VD、的順序循環(huán)分配。同樣地，邊沿分配部 34也可以將未被無(wú)效而殘留的復(fù)位定時(shí)信號(hào)R按照從第1復(fù)位用可變延遲電路VDIi1到第 m復(fù)位用可變延遲電路VDRm的順序循環(huán)分配?；蛘呖梢匀〈h(huán)分配，而基于其他規(guī)則，從 使用次數(shù)最低者開(kāi)始依次分配。輸入到邊沿分配部34的定時(shí)設(shè)定數(shù)據(jù)TS1 T^1在時(shí)間上被分類，并且除去置 位-置位的連續(xù)、復(fù)位-復(fù)位的連續(xù)，因此置位定時(shí)信號(hào)S與復(fù)位定時(shí)信號(hào)R交替地排列。圖4是表示圖3的波形整形器3的具體結(jié)構(gòu)例的電路圖。在圖4中，以m = 4、η =8為例進(jìn)行說(shuō)明。分類部30將定時(shí)設(shè)定數(shù)據(jù)T1 T8基于各自的時(shí)鐘數(shù)據(jù)CD進(jìn)行分類。將分類后 的定時(shí)設(shè)定數(shù)據(jù)按照定時(shí)從早到晚的順序標(biāo)記為TSp TS2、…!^。當(dāng)分類后的第i定時(shí)設(shè)定數(shù)據(jù)TSi為置位定時(shí)信號(hào)S時(shí)，分類部30僅斷言置位標(biāo) 志SETi,當(dāng)為復(fù)位定時(shí)信號(hào)R時(shí)，僅斷言復(fù)位標(biāo)志RSTi,當(dāng)為空數(shù)據(jù)E時(shí)，對(duì)這兩者求反(= 0)。開(kāi)放處理部33包括按各定時(shí)設(shè)定數(shù)據(jù)TS1 化8設(shè)置的處理單元U1 U80第 i (1彡i彡8)處理單元Ui從分類部30接收當(dāng)前置位標(biāo)志SET_CURi、當(dāng)前復(fù)位標(biāo)志RST_ CURi。進(jìn)而，第i (i Φ 1)處理單元Ui從第(i-Ι)個(gè)處理單元Uh接收舊置位標(biāo)志SET_ PREp1和舊復(fù)位標(biāo)志RSI^PREi+第1處理單元U1從前一個(gè)周期的第η = 8的處理單元U8 接收舊置位標(biāo)志SET_PRE8和舊復(fù)位標(biāo)志RST_PRE8。對(duì)應(yīng)的舊置位標(biāo)志SET_PREi和舊復(fù)位 標(biāo)志RST_PREi互補(bǔ)地被斷言，因此也能夠合并為1比特(bit)的信號(hào)。輸入到第i處理單元Ui的舊置位標(biāo)志SEI^PREh在第i個(gè)之前的最近有效邊沿為 正沿時(shí)被斷言。同樣地，舊復(fù)位標(biāo)志SEI^PREh在第i個(gè)之前的最近有效邊沿為負(fù)沿邊沿 時(shí)被斷言。第i處理單元Ui執(zhí)行以下處理。i = 1時(shí)，則i_l = 8。(1) SETJXRi = 1、RSTJXRi = 0、SET_PREh = 1、RST_PREH = 0該狀態(tài)表示置位-置位連續(xù)的序列。處理單元仏為了使對(duì)應(yīng)的定時(shí)設(shè)定數(shù)據(jù) TSi(置位定時(shí)信號(hào)S)無(wú)效，對(duì)輸出置位標(biāo)志SET_0i求反。另外，對(duì)輸出復(fù)位標(biāo)志RST_0i求 反。進(jìn)而，處理單元Ui斷言對(duì)于第(i+Ι)處理單元Uw的舊置位標(biāo)志SET_PREi;對(duì)舊復(fù) 位標(biāo)志RST_PREi求反。(2) SETJXRi = 1、RSTJXRi = 0、SET_PREh = 0、RST_PREh = 1該狀態(tài)表示復(fù)位-置位連續(xù)的序列。處理單元仏為了使對(duì)應(yīng)的定時(shí)設(shè)定數(shù)據(jù) TSi(置位定時(shí)信號(hào)S)有效，斷言輸出置位標(biāo)志SET_0i。另外，對(duì)輸出復(fù)位標(biāo)志RST_0i求反。進(jìn)而，處理單元^斷言針對(duì)第(i+Ι)處理單元^吣的舊置位標(biāo)志SET_PREi;對(duì)舊復(fù) 位標(biāo)志RST_PREi求反。(3) SETJXRi = 0、RSTJXRi = 1、SET_PREh = 1、RST_PREh = 0
該狀態(tài)表示置位-復(fù)位連續(xù)的序列。處理單元仏為了使對(duì)應(yīng)的定時(shí)設(shè)定數(shù)據(jù) TSJ復(fù)位定時(shí)信號(hào)R)有效，斷言輸出復(fù)位標(biāo)志RST_0it)另外，對(duì)輸出置位標(biāo)志SET_0i求反。進(jìn)而，處理單元Ui斷言針對(duì)第(i+Ι)的處理單元Uw的舊復(fù)位標(biāo)志RST_PREi;對(duì)舊 置位標(biāo)志SET_PREi求反。(4) SETJXRi = 0、RSTJXRi = 1、SET_PREh = 0、RST_PREh = 1該狀態(tài)表示復(fù)位-復(fù)位連續(xù)的序列。處理單元仏為了使對(duì)應(yīng)的定時(shí)設(shè)定數(shù)據(jù) TSi(復(fù)位定時(shí)信號(hào)R)無(wú)效，對(duì)輸出復(fù)位標(biāo)志RST_0i求反。另外，對(duì)輸出置位標(biāo)志SET_0i求 反。進(jìn)而，處理單元Ui斷言對(duì)于第(i+Ι)處理單元Uw的舊復(fù)位標(biāo)志RST_PREi;對(duì)舊置 位標(biāo)志SET_PREi求反。(5) SETJXRi = 0、RSTJXRi = 0、SET_PREh = 1、RST_PREh = 0該狀態(tài)表示置位-空數(shù)據(jù)連續(xù)的序列。處理單元Ui對(duì)輸出復(fù)位標(biāo)志RST_0i、輸出 置位標(biāo)志SET_0i這雙方均求反。進(jìn)而，處理單元Ui斷言對(duì)于第(i+Ι)處理單元Uw的舊置位標(biāo)志SET_PREi;對(duì)舊復(fù) 位標(biāo)志RST_PREi求反。(6) SETJXRi = 0、RSTJXRi = 0、SET_PREh = 0、RST_PREH = 1該狀態(tài)表示復(fù)位-空數(shù)據(jù)連續(xù)的序列。處理單元Ui對(duì)輸出復(fù)位標(biāo)志RST_0i、輸出 置位標(biāo)志SET_0i這兩方均求反。進(jìn)而，處理單元Ui斷言對(duì)于第(i+Ι)的處理單元Uw的舊復(fù)位標(biāo)志RST_PREi;對(duì)舊 置位標(biāo)志SET_PREi求反。根據(jù)該結(jié)構(gòu)的開(kāi)放處理部33，能夠檢測(cè)置位定時(shí)信號(hào)S的連續(xù)或者復(fù)位定時(shí)信號(hào) R的連續(xù)，并且能夠使連續(xù)的置位定時(shí)信號(hào)的一方、連續(xù)的復(fù)位定時(shí)信號(hào)的一方無(wú)效。邊沿分配部；34包括OR門極ORsl 0I s4、ORei 0 、第1計(jì)數(shù)器36、第2計(jì)數(shù)器 38、譯碼器 DECsl DECs4、DECei DECk4。第i(l彡i彡4)0R門極ORsi輸出來(lái)自第(2Χ -1)處理單元U 的輸出置位標(biāo) 志SEI^O2xH與來(lái)自第QXi)處理單元U2xi的輸出置位標(biāo)志SET_02Xi的邏輯和。另外，第 i (1彡i彡4) OR門極0RKi輸出來(lái)自第i處理單元Ui的輸出復(fù)位標(biāo)志RSTJi與來(lái)自第i+1 處理單元Uw的輸出復(fù)位標(biāo)志RST_0i+1的邏輯和。第1計(jì)數(shù)器36是為了管理將置位定時(shí)信號(hào)S分配給第幾置位用可變延遲電路VDS 而被設(shè)置。同樣地，第2計(jì)數(shù)器38是為了管理將復(fù)位定時(shí)信號(hào)R分配給第幾復(fù)位用可變延 遲電路VDR而被設(shè)置。第1計(jì)數(shù)器36包括與4個(gè)OR門極ORsl 0 相對(duì)應(yīng)的加法器ADDsl ADDs4。第U2彡i彡4)加法器ADDsi將前周期的第i_l加法器ADDf1的計(jì)數(shù)值CNTsi與 當(dāng)前周期對(duì)應(yīng)的OR門極0 的輸出信號(hào)TQsi相加。第1加法器ADDsl將前周期的第4加法 器ADDs4的計(jì)數(shù)值CNT[1:0]與當(dāng)前周期的對(duì)應(yīng)OR門極ORsl的輸出信號(hào)TQsl相加。第2計(jì)數(shù)器38包括與4個(gè)OR門極0 0 對(duì)應(yīng)的加法器ADDki ADDK4。加法 器ADDki ADDk4的工作與第1計(jì)數(shù)器36的加法器ADDsl ADDs4相同。 譯碼器DECsl DECs4分別接收對(duì)應(yīng)的OR門極ORsl 0 的輸出信號(hào)TQ與對(duì)應(yīng)的 加法器ADDsl ADDs4的計(jì)數(shù)值CNT。第i譯碼器DECsi在對(duì)應(yīng)的OR門極ORsi的輸出值TQ為1時(shí)，對(duì)與加法器ADDsi的計(jì)數(shù)值CNT相應(yīng)的置位用可變延遲電路VDS分配置位定時(shí)信號(hào) S。譯碼器DECki DECk4與譯碼器DECsl DECs4相同。S卩，第i譯碼器DECKi在對(duì)應(yīng) 的OR門極0 的值為1時(shí)，對(duì)與加法器ADDKi的計(jì)數(shù)值相應(yīng)的置位用可變延遲電路VDR分 配復(fù)位定時(shí)信號(hào)S。圖5是表示圖4的譯碼器的結(jié)構(gòu)例的電路圖。譯碼器DECs包括m個(gè)(m = 4)選 擇器SEL1 SELm0分別對(duì)選擇器SEL1 SELm輸入{TQ, CNT [1 0]}作為控制信號(hào)。TQ為1 比特，CNT[1:0]為2比特，因此控制信號(hào)為3比特。第選擇器SELj選擇與控制信號(hào){TQ，CNT [1:0]}相應(yīng)的輸入數(shù)據(jù)， 作為數(shù)據(jù)h輸出。從譯碼器DECsi輸出的4比特的輸出Sl S4表示對(duì)應(yīng)的定時(shí)設(shè)定數(shù)據(jù)I^2xi+ TS2xi中任一個(gè)所包含的置位定時(shí)信號(hào)S的分配目的地。當(dāng)TQ = 0時(shí)，則Sl = S2 = S3 = S4 = 0。也就是說(shuō)，置位定時(shí)信號(hào)S不會(huì)分配給 置位用可變延遲電路VDS的任何一個(gè)。當(dāng)TQ = 1時(shí)，Sl S4中與4比特的CNT[1:0]相應(yīng)的任一個(gè)被斷言。當(dāng)?shù)趈輸 出Sj被斷言時(shí)，置位定時(shí)信號(hào)S被分配給第j置位用可變延遲電路VDh。譯碼器DECk也與譯碼器DECs同樣地構(gòu)成。譯碼器DECKi輸出表示對(duì)應(yīng)的定時(shí)設(shè)定 數(shù)據(jù)I^2xi+ TS2xi中任一個(gè)所包含的復(fù)位定時(shí)信號(hào)R的分配目的地的4比特的輸出Rl R4。第j輸出民被斷言時(shí)，復(fù)位定時(shí)信號(hào)R被分配給第j復(fù)位用可變延遲電路VDR」。以上為測(cè)試裝置100的結(jié)構(gòu)。接著說(shuō)明其工作。圖6是波形整形器3的狀態(tài)轉(zhuǎn) 變圖。左欄的“輸入”表示分類出的定時(shí)設(shè)定數(shù)據(jù)TS1 I^8的值與剛剛過(guò)去的分配目的地 (計(jì)數(shù)值CNT)。定時(shí)設(shè)定數(shù)據(jù)TS的置位定時(shí)信號(hào)以“S”表示，復(fù)位定時(shí)信號(hào)以“R”表示， 空數(shù)據(jù)E以“-”表示。計(jì)數(shù)值CNT為“Si”的狀態(tài)表示最后分配定時(shí)設(shè)定數(shù)據(jù)TS的目的地 為置位用可變延遲電路VDSp圖6僅示出將計(jì)數(shù)值CNT為“Si”狀態(tài)作為開(kāi)始點(diǎn)的狀態(tài)轉(zhuǎn) 變。右欄的“分配目的地”表示定時(shí)設(shè)定數(shù)據(jù)TS1 化8被分配的置位用可變延遲電路 VDS或者復(fù)位用可變延遲電路VDR?！?”表示利用開(kāi)放處理部33被無(wú)效的邊沿。實(shí)施方式的波形發(fā)生器10的優(yōu)點(diǎn)將通過(guò)以下說(shuō)明而明確。圖7是表示圖1的波 形發(fā)生器10的工作的時(shí)序圖。圖8是使用了現(xiàn)有結(jié)構(gòu)的波形發(fā)生器的時(shí)序圖。首先參照?qǐng)D8。在使用了現(xiàn)有結(jié)構(gòu)的情況下，在同一基準(zhǔn)周期Tkef內(nèi)，置位定時(shí)信 號(hào)S依次被分配給Si、S2、S3、S4,復(fù)位定時(shí)信號(hào)R依次被分配給Rl、R2、R3、R4。當(dāng)移到下 一基準(zhǔn)周期Tkef時(shí)，再次從第1S1、Rl依次分配。另外，在不進(jìn)行取消(無(wú)效化)連續(xù)的相 同邊沿的處理時(shí)，導(dǎo)致不會(huì)對(duì)波形帶來(lái)影響的邊沿(圖中以虛線示出)占有資源(可變延 遲電路)，是不經(jīng)濟(jì)的。其結(jié)果，如圖8所示，使用相同資源的時(shí)間間隔比基準(zhǔn)周期Tkef短，會(huì)導(dǎo)致違反接 近限制。例如資源Sl在第2周期和第3周期導(dǎo)致違反接近限制，資源Rl在第1周期和第 2周期導(dǎo)致違反接近限制。在圖8中，對(duì)引起違反接近限制的邊沿標(biāo)以“’”。在發(fā)生違反接 近限制時(shí)，由于無(wú)法生成原本要在后面的周期中生成的邊沿，所以無(wú)法產(chǎn)生想要的波形。接著參照?qǐng)D7。在實(shí)施方式的波形整形器3中，由于取消連續(xù)的相同邊沿，因此不會(huì)占有無(wú)用的資源。被取消的邊沿以“*”表示。進(jìn)而，容許跨過(guò)周期而將置位定時(shí)信號(hào)S 依次分配給資源Si、S2、S3、S4、Si、S2、…，將復(fù)位定時(shí)信號(hào)R依次分配給資源Rl、R2、R3、 R4、R1、R2、…。例如，具體而言，第2周期的起始的復(fù)位定時(shí)信號(hào)R并不是分配給資源R1， 而是分配給資源R4。參照?qǐng)D7可知，對(duì)于所有的資源，其各自的使用間隔比基準(zhǔn)周期Tkef長(zhǎng)。也就是 說(shuō)，根據(jù)實(shí)施方式的波形整形器3，通過(guò)防止違反接近限制的產(chǎn)生，從而能夠抑制比特率的 下降，輸出原本要生成的波形?；趯?shí)施方式說(shuō)明了本發(fā)明，但實(shí)施方式只不過(guò)示出了本發(fā)明的原理和應(yīng)用，在 不脫離權(quán)利要求書所規(guī)定的本發(fā)明的構(gòu)思的范圍內(nèi)，可對(duì)實(shí)施方式進(jìn)行許多變形和配置的變更。產(chǎn)業(yè)上的可利用性本發(fā)明的方案能夠用于半導(dǎo)體的測(cè)試技術(shù)。
權(quán)利要求
1.一種波形發(fā)生器，其特征在于，具有m個(gè)置位用可變延遲電路，分別對(duì)基準(zhǔn)脈沖信號(hào)施加與置位定時(shí)信號(hào)相應(yīng)的可變延遲， 其中m為2以上的整數(shù)；m個(gè)復(fù)位用可變延遲電路，分別對(duì)基準(zhǔn)脈沖信號(hào)施加與復(fù)位定時(shí)信號(hào)相應(yīng)的可變延遲；觸發(fā)器，通過(guò)被多路化的所述m個(gè)置位用可變延遲電路的輸出信號(hào)而被置位，并且通 過(guò)被多路化的所述m個(gè)復(fù)位用可變延遲電路的輸出信號(hào)而被復(fù)位；以及波形整形器，按預(yù)定周期將定時(shí)設(shè)定數(shù)據(jù)以η個(gè)為一組進(jìn)行接受，并分配給所述m個(gè)置 位用可變延遲電路和所述m個(gè)復(fù)位用可變延遲電路，其中，所述定時(shí)設(shè)定數(shù)據(jù)包含表示要 生成的輸出信號(hào)的正沿的定時(shí)的置位定時(shí)信號(hào)和表示負(fù)沿的定時(shí)的復(fù)位定時(shí)信號(hào)的任意 組合，并且η為2以上的整數(shù)， 所述波形整形器包括分類部，根據(jù)所述η個(gè)定時(shí)設(shè)定數(shù)據(jù)分別表示的定時(shí)的順序分類該η個(gè)定時(shí)設(shè)定數(shù)據(jù)；開(kāi)放處理部，參照分類出的η個(gè)所述定時(shí)設(shè)定數(shù)據(jù)，檢測(cè)置位定時(shí)信號(hào)的連續(xù)或復(fù)位 定時(shí)信號(hào)的連續(xù)，使連續(xù)的置位定時(shí)信號(hào)的一方、連續(xù)的復(fù)位定時(shí)信號(hào)的一方無(wú)效；以及邊沿分配部，將未被無(wú)效而余留的置位定時(shí)信號(hào)從所述m個(gè)置位用可變延遲電路中直 至當(dāng)前的使用次數(shù)最低者開(kāi)始依次進(jìn)行分配，將未被無(wú)效而余留的復(fù)位定時(shí)信號(hào)從所述m 個(gè)復(fù)位用可變延遲電路中直至當(dāng)前的使用次數(shù)最低者開(kāi)始依次進(jìn)行分配。
2.根據(jù)權(quán)利要求1所述的波形發(fā)生器，其特征在于，所述邊沿分配部將未被無(wú)效而余留的置位定時(shí)信號(hào)從第1置位用可變延遲電路至第m 置位用可變延遲電路依次循環(huán)分配，將未被無(wú)效而余留的復(fù)位定時(shí)信號(hào)從第1復(fù)位用可變 延遲電路至第m復(fù)位用可變延遲電路依次循環(huán)分配。
3.根據(jù)權(quán)利要求1或2所述的波形發(fā)生器，其特征在于，所述邊沿分配部包括第1計(jì)數(shù)器和第2計(jì)數(shù)器，其中所述第1計(jì)數(shù)器用于管理將置位 定時(shí)信號(hào)分配給哪一個(gè)所述置位用可變延遲電路，所述第2計(jì)數(shù)器用于管理將復(fù)位定時(shí)信 號(hào)分配給哪一個(gè)所述復(fù)位用可變延遲電路。
4.一種測(cè)試裝置，其特征在于，具有權(quán)利要求1至3中任一項(xiàng)所述的波形發(fā)生器。
全文摘要
定時(shí)設(shè)定數(shù)據(jù)(T1～Tn)包含表示正沿的定時(shí)的置位定時(shí)信號(hào)(S)和表示負(fù)沿的定時(shí)的復(fù)位定時(shí)信號(hào)(R)的任意組合。分類部(30)根據(jù)n個(gè)定時(shí)設(shè)定數(shù)據(jù)(T1～Tn)各自表示的定時(shí)的順序?qū)λ鼈冞M(jìn)行分類。開(kāi)放處理部(33)參照分類出的定時(shí)設(shè)定數(shù)據(jù)(TS1～TSn)，檢測(cè)置位定時(shí)信號(hào)(S)的連續(xù)或者復(fù)位定時(shí)信號(hào)(R)的連續(xù)，使連續(xù)的置位定時(shí)信號(hào)(S)的一方、連續(xù)的復(fù)位定時(shí)信號(hào)(R)的一方無(wú)效。邊沿分配部(34)從m個(gè)置位/復(fù)位用可變延遲電路中直至當(dāng)前的使用次數(shù)最低者開(kāi)始依次分別分配未被無(wú)效而余留的置位/復(fù)位定時(shí)信號(hào)(S/R)。
文檔編號(hào)G01R31/28GK102144166SQ200880130999
公開(kāi)日2011年8月3日 申請(qǐng)日期2008年9月4日 優(yōu)先權(quán)日2008年9月4日
發(fā)明者舘野浩彰, 鷲津信榮 申請(qǐng)人:株式會(huì)社愛(ài)德萬(wàn)測(cè)試